CoreConnect多级高速片上总线互连结构的研究.pdfVIP

2009年2月 湖北第二师范学院学报 F毛b．2009 ofHubei ofEducation V01．26No．2 第26卷第2期 Joumal Unjversity C(脶Connect多级高速片上总线互连结构研究 沈智芳 (咸宁职业技术学院，湖北成宁437loo) 结构及功能和效率上的特性。该总线结构适用于具有高性能和高灵活性要求的Soc+ASIc设计环境。 关键词：片上总线；soC；CoreCollllect 中图分类号：哪9l 文献标识码：A 作者简介：沈智芳(1974一)，女，湖北崇阳人，讲师，研究方向为计算机应用。 随着微电子技术的发展，集成电路工艺进入亚微米 乃至纳米时代，集成电路设计技术也与之相适应地由 中，所有设备使用同一组数据通路进行访问操作，并且同 AsIC时代转向片上系统s0C(System-on—Chip)时代。在一时刻只能有一对设备占用总线进行通信，这使得总线 SoC平台中，采用标准化的片上总线OCB(on—chipbus) 成为系统中的关键资源，需要用仲裁器来控制总线的使 集成技术，有利于实现IP核移植、设计重用、系统的时序 分析和功能验证自动化等内容的实现，从而为设计者提 据通路，同一时刻允许多对设备进行通信，这样就成倍地 供了一个公共化的设计平台，并能有效地缩短了产品投 提高了总线带宽，但同时也成倍增加了系统资源开销。 放市场的时间。 目前业界较为有影响力的三种总线标准为：IBM公 另外，随着工艺和设计技术的不断进步，系统集成的 Micro— 处理器核心及外围设备的性能得到极大发展，数据处理能 con咖llerBus 力成倍提高，这些高性能的SoC系统对OcB的传输带宽 CORES支持的wISHBONE。 提出了很高的要求。如何有效地构建高性能soC平台的 总线互连结构，成为一个具有重要现实意义的研究课题。 泛和协议规范公开等优点，因而受到广大IP核开发商和 在现行的各种总线标准中，IBM公司提出的Core— soC平台集成者的青睐。AMBATM Connect删总线结构具有突出的性能和效率优势，能够满 了AHB(Advanced Bus)高速总线和 Hig}l—pe而mance 足日益复杂化和高速化的SoC设计要求，从而成为行业 APB(Advanced 标准总线之一。CoreC咖ect总线采用分级结构，将高速 设备与低速设备分离。同时把读写控制寄存器的总线操 con咖l Register) 作独立开来，形成单独的DCR(Device 内部传输总线，被广泛地应用于连接处理器核心、片内存 总线，大大减轻了数据总线的负载。它支持各种传输操 储器以及DMA高速设备等单元。 作，总线／事务分离以及地址流水化等功能，最大限度开 发总线带宽，从而提高整个系统的性能。 1片上总线技术介绍 它定义了一种IP核之间公共的逻辑接口，减轻了系统组 SoC总线结构一般包含有多级总线，它们从用途上 件集成的难度，提高了系统组件的可重用性、可靠性和可 可分为系统总线(SystemBus)和外围总线，总线上挂接移植性，加快了