EDA全自动洗衣机控制器设计与仿真.docVIP

课程设计任务书 学生姓名： 专业班级： 指导教师： 工作单位： 信息工程学院 题 目: 的设计与仿真 初始条件： 设计一个，： 要求完成的主要任务: ．广泛调研，提出几种可行的方案，多方论证，确定设计方案，用软件仿真； . 按格式要求撰写课程设计说明书一份； ．一份； . 参考文献不少于5篇，其中期刊文献不少于2篇。 时间安排： 06月28日 布置设计任务； 07月02日 收集资料并确定设计方案； 07月03～04日 系统设计、仿真和调试； 07月05日 撰写课程设计报告； 07月06日 答辩；课设答疑/答辩地点：鉴主15楼实验室 指导教师签名： 2012年 6 月 25 日 系主任（或责任教师）签名： 2012年 6 月 25 日 图3—1设计方案总方框图 3.2单元模块设计 3.2.1模块一：分频器 由于设计要求计数单元属于秒脉冲技术单元而CPLD器件给出的时钟信号为50MHZ 故需要一个分频器对50MHZ的频率进行分频所以需要设计一个50M分频器 其VHDL源程序如下所示： LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_arith.all; USE ieee.std_logic_unsigned.all; entity clk_div is port( clk : in std_logic; clk1:out std_logic ); end clk_div; architecture mix of clk_div is signal count :integer range 0 to begin clk_div_proc:process(clk) begin if rising_edge(clk) then if countthen count=0; else count=count+1; end if; if counthen---????±è50% clk1=1; else clk1=0; end if; end if; end process clk_div_proc; end mix; 该程序生成的元件符号如图3—2所示 图3—2分频器元器件符号 3.2.2模块二：循环计数 循环计数模块是本设计的骨干精髓部分，分别用两个信号控制水位设定和模式设定两个键位然后组合形成九中工作方式，通过计算九中方式的时间，循环计数然后编写程序。 其VHDL源程序如下所示： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY xiyiji IS PORT(WSET,PDES,START,CLK,SG:IN STD_LOGIC; COME,DOUT:BUFFER STD_LOGIC_VECTOR(1 DOWNTO 0); MIU2,MIU1,SEC2,SEC1:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0); BAOJ:BUFFER STD_LOGIC); END xiyiji; ARCHITECTURE BEHAV OF xiyiji IS SIGNAL DT1,DT2:STD_LOGIC_VECTOR(1 DOWNTO 0); SIGNAL DICSOUNT:STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL COUNT0,COUNT1:STD_LOGIC_VECTOR(2 DOWNTO 0); SIGNAL TIM3,TIM4,TIM5,TIM6:STD_LOGIC_VECTOR(4 DOWNTO 0); SIGNAL TIM1,TIM2,TIM7,TIM8:STD_LOGIC_VECTOR(8 DOWNTO 0); SIGNAL CMKS:STD_LOGIC; BEGIN PROCESS(WSET,SG) BEGIN