第四章“微处理器的外部特性”习题答案.docVIP

第四章 微处理器的外部特性 〔习题4.1〕 微机总线的信号线包括______、______、_______、以及电源和地线。微机系统可以将总线划分为三层（类），它们是______、______和_______。 〔解答〕 数据总线 、 地址总线 、 控制总线 芯片总线、 内总线、外总线 〔习题4.3〕 什么是同步时序、半同步时序和异步时序？ 〔解答〕参看教程P91-92。 〔习题4.5〕 何为引脚信号的三态能力？具有三态能力的引脚输出高阻究竟意味着什么？在最小组态下，8088的哪些引脚具有三态能力？为什么要这样设计？ 〔解答〕 三态：引脚除正常的高、低电平外，还能输出高阻状态。 输出高阻状态时，表示芯片实际上已放弃了对该引脚的控制，使之“悬空”，这样他所连接的设备就可以接管对该引脚所连导线的控制。 8088最小组态具有三态能力的引脚： A19/S6～A16/S3、A15～A8、AD7～AD0 IO/M* 、RD*、WR*、ALE DEN*、DT/R* 〔习题4.7〕 执行一条指令所需要的时间被称为______周期，而总线周期指的是______，8088基本的总线周期由______个T组成。如果8088的CLK引脚接5MHz的时钟信号，那么每个T状态的持续时间为______。 〔解答〕 指令 CPU通过总线操作与外界（存储器和I/O端口）进行一次数据交换的过程（时间） 4 200ns 〔习题4.9〕 在8088的工作过程中，什么情况下会产生TW？具体发生在什么时刻？ 〔解答〕 ?当8088进行读写存储器或I/O接口时，如果存储器或I/O接口无法满足CPU的读写时序（来不及提供或读取数据时），需要CPU插入等待状态Tw。 ?在读写总线周期的T3和T4之间插入Tw。 〔习题4.10〕 参看课件和教程P100-101 图4-6 （第二版P109—P110 图4—8）。T1 送地址；T2 RD*有效；T3 数据出现在总线上；T4 CPU采样数据。 〔习题4.11〕 在8088系统（最小组态）中，读取指令“ADD [2000H], AX”（指令长度为3B）和执行该指令各需要几个总线周期？它们各是什么样的总线周期？ 〔解答〕 8088每个总线周期只能读写一个字节数据。所以读取指令长度为3B的指令“ADD [2000H], AX”需要 3 个时钟周期，执行时需要 4 个时钟周期。 读取指令是3个 存储器读 总线周期，执行时是2个 存储器读 总线周期和2个 存储器写 总线周期。 2