集成CMOS锁相环中抑制参考杂散设计方法.pdfVIP

下载本文档

22
0
约 7页
2017-08-30 发布于安徽
举报
版权申诉

集成CMOS锁相环中抑制参考杂散设计方法.pdf

1、本文档共7页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第卷第期半导体学报年月集成锁相环中抑制参考杂散的设计方法陈永聪朗波芯微电子技术有限公司北京摘要在分析锁相环中参考杂散产生原因的基础上提出了在不影响其他主要指标的前提下采用提高电荷泵电流匹配减少电荷注入和时钟馈通问题匹配的支路的对称性加强电路的隔离等抑制参考杂散的设计方法通过两次收发器中锁相环电路的成功流片验证了这些方法的有效性关键词锁相环参考杂散频率综合时钟恢复相位噪声抖动中图分类号文献标识码文章编号散在高速接口应用中参考杂散严重地降低眼图的引言质量而在无线传送的频率综合中整数锁相环中的参考杂散正好落在无线收发的邻道上它常常降低高速锁相环在通信和微处理器等领域的应用十接收的邻道选择性和发送的邻道杂散抑制分广泛一直是高速集成电路设计中的热点问题随在关于锁相环文献中一些文献都只着最近年通信领域和处理器的爆炸式发展系统是通过理论来预测参考杂散的性能更多的文献只的工作频率越来越高系统集成的功能越来越多一是列出测试的参考杂散的指标以及一些比较而对