实验二差分编译码系统 SystemView仿真.docVIP

大连理工大学实验报告 学院（系）： 电子信息与电气工程学部 专业： 电子信息工程 班级： 姓 名： 学号： 组： _ 实验时间： 实验室： 大黑楼C221 实验台： 指导教师签字： 成绩： 实验二 差分编码、译码 实验目的和要求 目的：熟悉系统仿真软件systemview，通过分析理解差分编码／译码的基本工作原理。 要求：自己构建一个差分编码译码系统，进行系统性能的测试。 实验原理和内容 实验内容：创建一对二进制差分编码／译码器，以 PN码作为二进制绝对码，码速率 Rb＝100bit/s。分别观测绝对码序列、差分编码序列、差分译码序列，并观察差分编码是如何克服绝对码全部反相的，以便为分析 2DPSK原理做铺垫。 实验原理：二进制差分编码器和译码器组成如下图所示，其中：{an}为二进制绝对码序列，{dn}为差分编码序列，D触发器用于将序列延迟一个码元间隔，在 SystemView中此延迟环节一般可不使用 D触发器，而是使用操作库中的“延迟图符块”。 （a）发送差分编码器 （b）接收差分译码器 主要仪器设备 计算机、SystemView仿真软件 实验步骤与操作方法 第1步：进入SystemView系统视窗，设置“时间窗”参数： 运行时间：Start Time: 0秒；Stop Time: 0.3秒； 采样频率：Sample Rate=10000Hz。 第2步：调用图符块创建仿真分析系统，分别用延时器和D触发器实现系统功能，各模块参数设置如下： 延时器模块： 编号 图符块属性 类型 参数 0 Source PN Seq Amp=1v,Offset=0v,Rate=100Hz,Levels=2, Phase=0 deg 1,4 Operator Smpl Delay Delay=100Samples Initial Condition=0v Fill Last Register 2,3 Operator XOR Threshold=0.5 Ture=1 False=0 5 Operator Sampler Interpolating,Rate=100Hz,Aperture=0 sec, Aperture Jitter=0 sec, 6 Operator Hold Last Value ,Gain=2 7,8,9 Sink Analysis Input from t0 Output Port0 10 Operator NOT Threshold=0.5 Ture=1 False=0 D触发器模块： 10,11 Logic FF-D-1 Threshold=0.5 Ture=1 False=0 12,13 Source Pluse Train Offset=0v,Freq=100Hz,Amp=1v 14 Logic XOR Threshold=0.5 Ture=1 False=0 Gate Delay=0 15,16 Source Step Fct Offset=0v,Amp=1v,start=0sec 表2-1 实验二图符块参数设置 第3步：观察编、译码结果。在分析窗下，绘制差分编码器输入（绝对码）、差分编码输出及差分译码输出序列信号输出仿真波形，比较并分析； 第4步：得到仿真结果后，将差分编码器与差分译码器之间插入一个非门，看仿真结果。 实验数据记录和处理 利用延时器实现差分编译码系统： 运行实验软件，创建系统仿真电路如下图： 搭建好系统后，运行后绘制得到的“输入PN码序列”、“差分编码输出”和“差分译码器较出”时域波形如下： 图2-1-2 编码器输入信号波形 图2-1-3 差分编码器输出信号波形 图2-1-4 差分译码器输出波形 分析：通过上述波形的对比可以看出，PN序列通过延时与原序列相异或进行差分编码，将输出码与其延时码进行异或来完成差分译码，恢复了原始的PN序列，实现了译码输出。可以看出差分译码输出与原PN码完全相同，差分编码后的波形与原PN码存在一个时钟延时的异或关系，与理论分析相符合，波形是正确的。 当在差分编码器和译码器间加一个非门时，系统框图： 图2-1-5 加非门后的差分编译码系统 系统输入PN序列，差分编码输出，差分译码输出波形分别如下： 图2-1-6 系统输入