zhao补充 数-模和模-数转换.ppt

* 9.3.3 直接A/D转换器 输入的模拟电压直接转换为输出的数字量，不需要中间变量。 一、并联比较型 思路：用比较器实现量化，编码器实现数字量输出。 电路： * 比较器C1~C7： 同相输入端接vI 反相端接参考电压， 参考电压的大小由 电阻分压得到。 寄存器FF1~FF7： 暂存量化结果，等 待时钟到来，统一 送入编码器编码。 Qn+1=Dn 编码器： 将量化结果进行编码，实现数字量输出。 为8/3线优先编码器。 优先权自上而下逐位降低。高电平有效。 + _ R + _ R 1D C1 + _ R 1D C1 + _ R 1D C1 + _ R 1D C1 + _ R 1D C1 R/2 1D C1 + _ ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 1 C2 C3 C4 C5 C6 C7 C1 FF7 FF6 FF5 FF4 FF3 FF2 FF1 d2 d1 d0 MSB LSB (20) (21) (22) VREF 15 3VREF 15 13VREF 15 VREF vI CP R 1D C1 8/3线优先编码器 电路： * 工作原理： + _ R + _ R 1D C1 + _ R 1D C1 + _ R 1D C1 + _ R 1D C1 + _ R 1D C1 R/2 1D C1 + _ ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 1 C2 C3 C4 C5 C6 C7 C1 FF7 FF6 FF5 FF4 FF3 FF2 FF1 d2 d1 d0 MSB LSB (20) (21) (22) VREF 15 3VREF 15 13VREF 15 VREF vI CP R 1D C1 8/3线优先编码器 当vIVREF/15时， C1~C7=0 编码：d2d1d0=000 当VREF/15 vI3VREF/15时， C2~C7=0 编码： d2d1d0=001 C1=1 当3VREF/15 vI5VREF/15时， C3~C7=0 编码： d2d1d0=010 C1~C2=1 当13VREF/15 vIVREF时， 编码： d2d1d0=111 C1~C7=1 依此类推 * 特点： 速度快 不用附加采样保持电路 所用器件多，n位A/D转换需2n-1个比较器和触发器 vI C7C6C5C4C3C2C1 d2d1d0 (0~1/15)VREF 0000000 000 (1/15~3/15)VREF 0000001 001 (3/15~5/15)VREF 0000011 010 (5/15~7/15)VREF 0000111 011 (7/15~9/15)VREF 0001111 100 (9/15~11/15)VREF 0011111 101 (11/15~13/15)VREF 0111111 110 (13/15~1)VREF 1111111 111 * 二、反馈比较型ADC 基本思路：取一个数字量加到D/A转换器上，于是得到一个对应的 输出模拟电压。将这个模拟电压和输入的模拟信号电压相比较，如 果两者不相等，则调整所取的数字量，直到两个模拟电压相等为 止，最后所取的数字量就是所求的转换结果。 1.计数型ADC 方框图 计数器对脉冲源计数，其输出为数字量，该数字量送入DAC，转换为模拟信号vO，与vI比较，若vOvI，则计数器继续计数，vO增加，直至vO≥vI，计数停止，此时的计数值就是A/D转换结果。 基本原理： DAC 计数器 输出寄存器 脉冲源 C - + vB vI 0 模拟输入 并行数字输出 MSB LSB LSB MSB vO CP vL G 控制转换信号 转换 * 工作过程： 转换前， vL=0，门G被封锁，计数器不工作，清零，输出为0，vOvI，vB=1。 转换开始，vL=1，门G打开，计数器计数，计数值增加，vO增加。 当vO≥vI时，vB=0，门G被封锁，计数器停止计数，这时计数器中所存数字就是所求的输出数字信号。 由于在转换过程中，计数器输出在不停地变化，所以不能将计数器的输出直接作为输出信号，为此，在输出端设置了输出寄存器，在每次转换完成后，用转换信号的下降沿将计数器的输出置入输出寄存器中，而以寄存器的状态作为最终的输出信号。 DAC 计数器 输出寄存器 脉冲源 C - + vB vI0 模拟输入 并行数字输出 MSB LSB LSB MSB vO CP vL G 控制转换信号 特点： 电路简单，所用器件不多； 转换速度慢，n位ADC最长的转换时间为(2n-1)TC 转换 TC * 2.逐次渐近型ADC 基本原理可用天平秤重过程作比喻来说明。若有四个砝码共重15克，每个重量分别为8、4、2、1克。设待秤重量Wx = 13克，可以用下表步骤来秤量： 砝码重量 1 2 3 4