锁相技术论文.doc

武汉科技学院 锁相技术（论文）任务书 课题名称： 分数分频锁相环频率合成器的研究 完成期限：2009年12月1日至 2009年12月30日 院系名称 电子信息工程学院 指导教师 专业班级 指导教师职称 教授 学生姓名 院系毕业设计（论文）工作领导小组组长签字 一、课题训练内容 1. 让学生通过图书馆、互联网等资源查阅相关资料（包括外文资料），训练学生自主获得知识的能力和自学能力； 2. 让学生通过本次论文掌握锁相环技术并将锁相技术与所学的各门专业课联系起来； 3. 锻炼学生自己查找资料、自己学习的能力； 4. 锻炼学生的自我创新能力； 5. 在书写论文的过程中，锻炼学生的语言表达能力、逻辑思维能力、办公软件使用的能力。 二、设计（论文）任务和要求（包括说明书、论文、译文、计算程序、图纸、作品等数量和质量等具体要求） 该课题是基于集成电路、模拟电路、锁相环技术等多学科知识点交叉运用的设计。在整个的设计过程中，主要任务和要求包括： 1.大量收集与本课题有关的资料：到图书馆、、、、[M].2006. [2]高树.低相噪数字锁相环频率综合器,火控雷达技术,2001,Vol.6,No.6:38-41 [3]和康元，尹学玉. 小数分频锁相环频率合成器的研究，陕西天文台台刊，1998，Vol.21,No.2:40-44 [4]科洛帕VF. 频率合成－理论，设计与应用，北京出版社，1979 [5]谢维成等编著.单片机原理与应用及C51程序设计，清华大学出版社，2009. 武汉科技学院毕业设计（论文）开题报告 课题名称 分数分频锁相环频率合成器的研究 院系名称 电子信息工程学院 专业 电子信息工程 班级 电信072班 学生姓名 胡亚方 可靠性高、体积小、价格低集成电路设计所需资金少、成本低、利润高、与市场距离近，是我国集成电路产业发展的突破口。电子信息产品，通信、多媒体等的新市场，传统产业改造升级，都给集成电路产业带来新的市场空间。 摘 要 随着现代通信、雷达、电子侦察和对抗技术的飞速的发展，对作为核心部件的频率合成器的性能指标提出了越来越高的要求，宽频带、高频率分辨、低捷变时间、高频率稳定度、低相位噪声、低杂散、能程控等。这些技术要求用普通的模拟电路技术是很难达到的，频率合成技术是产生大量高精度、高稳定度频率信号的主要技术。 分数分频频率合成器则是近年来出现的一种新技术，它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低等优点。 本文介绍了锁相环和频率合成技术的基础理论，并对分数分频频率合成器及其实现技术进行了探讨。 环路滤波器是频率合成器能稳定工作的输出低相位噪声、低杂散信号的关键部件，本文给出了环路滤波器的具体计算方法，并通过试验证实了其可行性。 关键词：锁相环;频率合成器;相位噪声;杂散;环路滤波器 ABSTRACT Today, as the electronic technology is developing fantastically fast, the request for higher performance of synthesizers is put forward, wide frequency range, high frequency resolution, low jump time, low phase noise, high spurious restraining and controlled by program. These requirements are too hard to be reached by using normal analog circuit. Frequency synthesizer is the key technology to produce a great deal of high resolution, high stabilization frequency signal. Fraction-N phase locked loop (FNPLL) frequency synthesizer has been appeared in recent years. It has the advantage of high frequency resolution and low phase noise when compared with traditional Integer-N phase locked loop (NPLL) frequenc