Diva验证工具使用说明：.docVIP

Diva验证工具使用说明： 按照排出所需的掩模版图，然后就可以在Cadence环境下用Virtuoso这个工具来进行版图编辑。版图编辑要根据一定的设计规则来进行，也就是要通过DRC（Design Rule Checker）检查。编辑好的版图通过了设计规则的检查后，有可能还有错误，这些错误不是由于违反了设计规则，而是可能与实际线路图不一致。版图中少连了一根铝线这样的小毛病对整个芯片来说是致命的，所以编辑好的版图还要通过LVS（Layout Versus Schematic）验证。同时，编辑好的版图通过寄生参数提取程序来提取出电路的寄生参数，电路仿真程序可以调用这个数据来进行后模拟。下面的框图可以更好的理解这个流程。 验证工具有很多，我们采用的是Cadence环境下的验证工具集DIVA，下面介绍DIVA验证文件的编辑和验证工具的应用。 DIVA是Cadence软件中的验证工具集，用它可以找出并纠正设计中的错误。Diva可以处理物理版图和准备好的电气数据，从而进行版图和线路图的对查（LVS）。用Diva可以在设计的时期就进行检查，尽早发现错误并互动地把错误显示出来，有利于及时发现错误所在，易于纠正。 DIVA工具集包括以下部分： 设计规则检查（iDRC） 版图寄生参数提取（iLPE） 寄生电阻提取（iPRE） 电气规则检查（iERC） 版图与线路图比较程序（iLVS） D