低成本虚拟数字示波器.pdf

摘要 低成本虚拟数字示波器设计 摘 要 随着电子技术的发展及人们在这方面学习和实践的深入,设计者在实践中所遇 到的问题日趋复杂, 以致简单仪器已经无法解决。示波器无疑是解决这些问题的必 备仪器，但高昂的价格却限制了它的普及，特别是它在个人用户如从事电子设计 的工程师、学生中的普及。因此如何设计一款低成本的实用的示波器将是本文要 探讨的内容。 本文提出了一套完整的虚拟数字示波器硬件设计方案，并最终完成了低成本 虚拟数字示波器的设计，制作出虚拟数字示波器工程样机一台。 本数字示波器的带宽为 1MHz，采样速度最高 20Msa/s ，精度 8 位，能测量 0 －20Vpp 的信号，档位在上位机软件控制下无接触自动切换。信号采集及存储电 路由 MSP430F247 、EMP240 （CPLD ）、TLC5510、IS61LV256 等组成，在 FIFO 逻辑电路控制下自动完成触发电平捕获、数据高速存储、采样停止等。在 MSP430F247 控制下，系统完成协议解析、数据的读取、预处理，并最终将数据发 送到上位机显示。与此同时采样的开始与停止，采样的速率和触发门限等均由主 控制器 MSP430F247 控制。系统具有三种采样方式，能完成毛刺捕获。测试证明， 本设计能满足一般的测量应用。 i 目录 第一章 概述 1 1.1 工程样机 1 7.1 部分通道幅频特性测试 3 第二章 系统总体结构及概述 7 2.1 结构及概述 7 第三章 信号调理电路方案测试论证与设计 9 3.1 器件测试 9 3.1.1 运放性能测试 9 3.1.2 继电器性能测试 13 3.2 耦合 14 3.3 放大与衰减 16 3.4 耦合与增益控制 18 3.5 电平抬升 19 第四章 数据采集与存储 23 4.1 高速 ADC TLC5510 23 4.1.1 引脚功能描述 23 4.1.2 功能说明 24 4.1.3 内部基准 25 4.2 EPM240 26 4.3 SRAM IS61LV256 28 4.4 数据采集与存储 29 4.4.1 采样时钟控制 31 4.4.2 高速 FIFO 的实现 33 第五章 总控制部分 37 5.1 主控制器概述 37 5.2 电压档位控制 39 5.3 时基档位控制 39 5.4 触发数据传输控制 40 5.5 与 PC 机的通信 42 第六章 系统设计中的 EMC 45 6.1 接地 45 6.2 屏蔽 47 6.3 小结 48 参考文献 49 附录 51 附录 1 NE5532 幅频特性测试数据 51 附录2 部分通道幅频特性测试数据 52 附录 3 整机测试 55 ii 目录 附录4 硬件电路图 57 附录