FPGA_ASIC-基于FPGA_CPLD芯片的数字频率计设计.pdfVIP

维普资讯 第2卷第6期 浙江树人大学学报 Vo1．2。No．6 2OO2年 11月 JOURNALOFZIIEJIANGSHUREN UNIVERSITY Nov．2002 基于 FPGA／CPLD芯片的数字频率计设计 唐 颖 阮文海2 (1．浙江树人大学 信息科技学院，浙江 杭州 310015；2．浙江树人大学轻工与环保学院，浙江 杭州 310015) 摘 要：详细论述了利用 VHDL硬件描述语言设计 ，并在 EDA(电子设计 自动化)工具的帮助下 ， 用大规模可编程逻辑器件 (FPGA／CPLD)实现数字频 率计的设计原理及相 关程序。特 点是 ：无论 底层还是顶层文件均用VI-IDL语言编写，避免 了用电路 图形式设计时所引起 的毛刺现象；改变了 以往数字电路小规模 多器件组合的设计方法，整个频率计设计在一块Ft~A／CPLD芯片上，与用 其他方法做成的频率计相比，体积更小，性 能更可靠。 关键词 ：数字频 率计 ；电子设计 自动化；大规模 可编程逻辑 器 中图分类号 ：TM935．133 文献标识码 ：A 文章编号 ：1671—2714(2002)06—0061—05 结构的设计实行多种数字逻辑系统功能，而且 由 0 引 言 于管脚定义的灵活性 ，大大减轻 了电路 图设计和 电路板设计 的工作量及难度 ，同时 ，这种基于可 FPGA／CPLD是一种新兴 的高密度大规模可 编程芯片的设计大大减少 了系统芯片 的数量 ，缩 编程逻辑器件 ，它具有 门阵列的高密度和 PLD器 小了系统的体积，提高了系统的可靠性。 件的灵活性和易用性 ，目前 已成为一类主要 的可 EDA(电子设计 自动化 )技术就是 以计算机 编程器件。可编程器件 的最大特 点是可通过软 为工具，在 EDA软件平 台上，对 以硬件描述语言 件编程对其器件 的结构和工作方式进行重构 ，能 HDL为系统逻辑描述手段完成的设计文件 ，自动 随时进行设计调整而满足产品升级。使得硬件 的完成逻辑编译 、逻辑化简、逻辑综合及优化 、逻 的设计可 以如软件设计一样方便快捷 ，从而改变 辑仿真，直至对特定 目标芯片的适配编译、逻辑 了传统数字系统及用单片机构成的数字系统的 映射和编程下载等工作 (本文选用的开发工具为 设计方法、设计过程及设计观念 ，使 电子设计 的 Ahera公司的MAX+PLUSⅡ)。EDA的仿真测试 技术操作和系统构成在整体上发生了质的飞跃 。 技术只需要通过计算机就能对所设计的电子系 采用FIGA／CPLD可编程器件 ，可利用计算 统从各种不 同层次 的系统性能特点完成一系列 机软件 的方式对 目标器件进行设计 ，而 以硬件 的 准确的测试与仿真操作 ，大大提高了大规模系统 形式实现。既定的系统功能，在设计过程中，可 电子设计的 自动化程度 。设计者的工作仅限于 根据需要随时改变器件 的内部逻辑功能和管脚 利用软件方式，即利用硬件描述语言 (如 VHDL) 的信号方式 ，借助 于大规模集成的 FPGA／CPLD 来完成对系统硬件功能的描述 ，在 EDA工具 的 和高效的设计软件 ，用户不仅可通过直接对芯片 帮助下就可 以得到最后的设计结果，这使得对整 收稚 日期 ：2002一Ol—o6 作者简介 ：1．唐颖 (1955一)，女，上海人 ，副教授 ，电子设计 自动化、单片机等教学与研究；2．阮文海 (1955一)，男，浙江温岭人，副教授