嵌入式设计报告(tfc).docVIP

第一章．概论 随着社会生产力的发展，人民生活水平的提高，作为快捷而便利的交通工具，出租车越来越受到人民的喜爱.出租车计价器是出租车上重要的电子产品，用于路程的计量和价格的计算。其精确度和准确度直接影响到广大乘客的利益。研究和设计计价器，提高其产品的精准度，越来越受到广泛的关注。本次设计适用于计价标准不同的出租车上使用，单价，起步价，起步公里均可调整。由于设计时是根据特定的车辆进行的，所以在使用时需要对相应的参数进行适当的更改，使用方便，不仅可以显示价格还可以显示里程数。 本设计使用Verilog HDL语言编写，Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。并通过Quartus仿真。 Altera Quartus II 设计软件是业界唯一提供FPGA和固定功能HardCopy器件统一设计流程的设计工具。工程师使用同样的低价位工具对 Stratix FPGA进行功能验证和原型设计，又可以设计HardCopy Stratix器件用于批量成品。系统设计者现在能够用Quartus II软件评估HardCopy Stratix器件的性能和功耗，相应地进行最大吞吐量设计。并用sopc进行硬件调试。System-on-a-Programmable-Chip，即可编程片上系统。 用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。 第二章．分模块设计 2.1．总体结构设计 设计可分为四个模块（speed，taxicount，hex-to-dec，ymq8421-display），其中speed模块的功能是根据速度输入产生脉冲，每行前行100米产生一个脉冲。Taxicount模块的功能是根据speed模块产生的脉冲计算车程和费用。Hex-to-dec模块的功能是将车程和费用按百位，十位，个位，十分位分别输出。Ymq8421-disply模块的功能是将车程和费用在四个7段数码管显示出来。 2.2．speed模块 Speed模块的模型图如图2-2所示，其中clk为时钟信号号输入，在一定的速度下，进行计数当计到某一数值时将相当于车行驶了100米的路程并在clkout产生一个脉冲。Start为启动端当为高电平时表示启动，pause为停止端高电平有效。gear[1..0]为速度输入端一共有四种档位（00,01，10，11）档位不同速度就不同，行驶100米需计数的脉冲个数就不同。00档时需计数脉冲个数为1000000,01档为700000,10档为500000,11档为200000。具体程序见附录二。 图2-2 2.3．taxicount模块 Taxicount模块的模型图如图2-3所示，其中clkout为speed模块clkout输出，每当clkout输入一脉冲时distance加1表示出租车行驶了100米。reset为复位端高电平有效，复位时将费用money和车程distance清零。money[15..0]和distance[15..0]分别为费用和车程输出。其中费用与车程的关系如表2-3所示： 图2-3 车程(m) 费用(元) 3000 5 3000~9000 2.6元/千米 9000 3.9元/千米 表2-3 2.4．hex_to_dec模块 Hex_to_dec模块的模型图如图2-4所示它的作用是将车程和费用的二进制数据转换为是十进制数据。其中clk为时钟输入端，money[15..0]为费用输入，juli[15..0] 为车程distance输入。cash1[3..0]~cash4[3..0]分别为费用的分，角，元，十元输出，distance1[3..0]~distance4[3..0]分别为车程的个位，十位，百位，千位输出。它们都是以4位二进制表示即用0000~1001表示0~9。 图2-4 2.5．ymq8421模块 ymq8421模块的模型图如图2-4所示，它是作为7段数码管的译码电路，它的逻辑表如表2-5所示。 图2-5 a[3..0]输入 hex[6..0]输出 显示(共阳) 0000 1000000 0 0001 1111001 1 0010 0100100 2 0011 0110000 3 0100 0011001 4 0101 0010010 5 0110 0