微机原理课件(西电版)ppt36-1.pptVIP

第6章 串并行通信和接口技术 并行通信和并行接口 可编程并行通信接口8255A 可编程 多种工作方式可选择 连接方式灵活，适合与外设直接相连 引脚 1. 和CPU一边相连的信号 RESET 复位信号，高电平有效 。 D7～D0 数据线 。 CS# 片选信号。 RD# 读出信号。 WR# 写入信号。 A1、A0 端口选择信号。 2. 和外设一边相连的信号 PA7～PA0——A组数据信号； PB7～PB0——B组数据信号； PC7～PC0——C组数据信号。 8255A的内部结构 内部结构的注意点 有A、B、C三个8位并行端口，但只有A、B两组控制单元 A和B口整体工作，而C口分成上下两半 A组控制单元管理端口A和C的高4位 B组控制单元管理端口B和C的低4位 8255A的寄存器 数据寄存器（对应于A、B、C口的数据） 控制寄存器 8255A的控制寄存器 写入控制寄存器的控制字分两类： .各端口的方式选择控制字 .C端口按位置1/置0控制字 1. 方式选择控制字 8255A方式选择注意： .有三种基本工作方式： 方式0——基本的输入输出方式 方式1——选通的输入输出方式 方式2——双向传输方式 .只有端口A能工作在方式2 .同一组的两端口可分别工作在输入和输出方式 2. 端口C置1/置0控制字 置1/置0控制字注意： .必须写入控制寄存器 .D0位决定置1或置0 .D3、D2、D1位决定了对哪一位操作 .D7位必须为0 8255A的三种工作方式 方式0 (1) 方式0的工作特点 端口可作为输入口，也可作为输出口。 可以有16种不同的组合 (2) 方式0的输入输出时序 方式0读取数据条件： 先发出地址信号 数据要领先于读信号 输入时序要求： 读出期间地址保持有效 数据必须保持到结束 读脉冲宽度至少为300ns 方式0输出时序要求： 地址信号必须提前有效且滞后消失 写脉冲宽度至少有400ns 数据必须提前并保持tWD时间 (3) 方式0的使用场合 同步传送 查询式传送 2. 方式1 方式1的特点 端口A、B可分别工作在方式1。 端口C作为复合信号配合A、B口工作 (2) 方式1输入时序 下图是端口A、B工作于方式1输入时，各信号的示意图 上图控制信号说明： STB# 选通信号 IBF 缓冲器满信号 INTR 送往CPU的中断请求信号 INTE 中断允许信号 下图为方式1的输入时序 (3) 方式1输出时序 OBF# 输出缓冲器满信号 ACK# 外设响应信号 INTR 中断请求信号 INTE 中断允许信号 3. 方式2 (1) 方式2的特点 只适用于端口A。 端口C用5个数位提供控制和状态信号。 (2) 方式2信号 INTRA 中断请求信号 STBA# 选通信号 IBFA 状态信息 OBFA# 输出缓冲器满信号 ACKA# 对OBFA的响应信号 INTE1 中断允许信号 INTE2 中断允许信号 (4) 方式2的使用场合 一个并行外设既可以作为输入又可以作为输出 输入输出动作不会同时进行 (5) 方式2和其他方式的组合 如下面4张图所示 8255A的应用举例 １. ８２５５A工作于方式０的例子 ２. ８２５５Ａ工作于方式１的例子 方式1时输出端口对应的控制信号和状态信号 方式1的输出时序 方式2的控制信号 （3）方式2的时序 A端口工作于方式2，B端口工作于方式0输入情况 A端口工作于方式2，B端口工作于方式0输出情况 A端口工作于方式2，B端口工作于方式1输入情况 A端口工作于方式2，B端口工作于方式1输出情况 * * 控制总线 地址总线 数据总线 CPU 接口 外设1 外设2 外设N …… RXD TXD CPU 串行 接口 外设i 数据总线 地址总线 控制总线 －－－ 串行通信 一根线 CPU 并行 接口 外设j 数据总线 地址总线 控制总线 并行通信 多根线 并行通信的优势在于： .数据传输率高 .数据接口简单 典型的并行接口和外设连接的示意图 方式0的输出时序