实验二IO口的输入与输出.pptVIP

实验一 软件和硬件的认识 主讲人: 宋淇 一、实验目的： 了解IO口的结构 熟悉IO口的特性 掌握IO口的控制 二、实验仪器： ATmage16实验板 一块 ISP单片机下载线 一条 PC机 一台 三、实验原理： 作为通用数字I/O 使用时，AVR 所有的I/O 端口都具有真正的读- 修改- 写功能。这意味着用SBI 或CBI 指令改变某些管脚的方向( 或者是端口电平、禁止/ 使能上拉电阻) 时不会改变其他管脚的方向( 或者是端口电平、禁止/ 使能上拉电阻)。输出缓冲器具有对称的驱动能力，可以输出或吸收大电流，直接驱动LED。所有的端口引脚都具有与电压无关的上拉电阻。并有保护二极管与VCC 和地相连，如 Figure23 所示。在控制I/O时，分别由方向寄存器DDRX与数据寄存器PORTX控制I/O的状态，如下表。 Figure 23. I/O 引脚等效原理图 所有的寄存器和位以通用格式表示：小写的“x” 表示端口的序号，而小写的“n” 代表位的序号。但是在程序里要写完整。例如，PORTB3 表示端口B 的第3 位，而本节的通用格式为PORTxn。物理I/O 寄存器和位定义列于P63“I/O 端口寄存器的说明” 。 每个端口都有三个I/O 存储器地址: 数据寄存器 – PORTx、 数据方向寄存器 – DDRx 和端口输入引脚地址– PINx。数据寄存器和数据方向寄存器为读/ 写寄存器，而端口输入引脚为只读寄存器。但是需要特别注意的是，对PINx 寄存器某一位写入逻辑1“ 将造成数据寄存器相应位的数据发生0“ 与“1“ 的交替变化。当寄存器MCUCR 的上拉禁止位PUD 置位时所有端口引脚的上拉电阻都被禁止。 四、引脚配置 DDxn 用来选择引脚的方向。DDxn 为1“ 时， Pxn 配置为输出，否则置为输入。引脚配置为输入时，若PORTxn 为1“，上拉电阻将使能如果需要关闭这个上拉电阻，可以将PORTxn 清零，或者将这个引脚置为输出。复位时各引脚为高阻态，即使此时并没有时钟在运行。 当引脚配置为输出时，若PORTxn 为“1“，引脚输出高电平(”1“)，否则输出低电平(“0“)。在作为高阻态({DDxn, PORTxn} = 0b00) 模式和输出高电平({DDxn, PORTxn} = 0b11) 模式两种状态之间进行切换时，上拉电阻使能({DDxn, PORTxn} = 0b01) 或输出低电平({DDxn,PORTxn} = 0b10) 这两种模式必然会有一个发生。通常，上拉电阻使能是完全可以接受的，因为高阻环境不在意是强高电平输出还是上拉输出。如果使用情况不是这样子，可以通过置位SFIOR 寄存器的PUD 来禁止所有端口的上拉电阻。在上拉输入和输出低电平之间切换也有同样的问题。用户必须选择高阻态({DDxn,PORTxn} = 0b00) 或输出高电平({DDxn, PORTxn} = 0b10) 作为中间步骤。 端口引脚配置图 五、端口的第二功能 六、电路原理 I/O口LED显示与接口