数电最后复习课件.pptVIP

数字电子技术基础 期末总结 试题类型（2009/2010-2） 一、填空题（20分，每空1分） 二、逻辑函数式化简（10分,每题5分） 三、分析题（约30分，共3题） 四、设计题（约30分，约2~3题） 第一章 数制与码制 2，10，16进制互换。 原码，反码，补码。 常用编码： 十进制：8421码。 格雷码含义。 第二章、 逻辑代数基础 基本运算及其符号：与，或，非。 复合逻辑运算符号：与非，或非，异或，同或。 基本公式和常用公式：表2.3.1、表2.3.3 基本定理：代入、反演、对偶。 逻辑函数的表示方法：真值表、函数表达式 、逻辑图、波形图，之间能任意地相互转换。 逻辑函数的标准形式：最小项之和。 逻辑函数化简：公式化简、卡诺图及其化简、有无关项的卡诺图化简。 第三章 门电路 简单的门电路图:二极管与门、或门。 数字集成电路的构成有两大类: 由MOSFET构成，简称CMOS集成电路，CMOS输入不能悬空。； 由三极管组成，简称TTL集成电路。 TTL：输入悬空为1。 二、 CMOS传输门（TG）(p96) 三、 三态输出的 CMOS门电路 第四章 组合逻辑电路 4．常用的中规模组合逻辑器件：编码器、译码器74LS138、数据选择器74LS153 、加法器等。 5．应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则：使用芯片的个数和品种型号最少，芯片之间的连线最少。 6．用中规模组合逻辑芯片设计组合逻辑电路最简单和最常用的方法：用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。 利用附加控制端进行扩展 例4.3.2： 用两片74HC138（3线—8线译码器） 4线（D3D2D1D0）—16线译码器Z’0~Z’15 四、用译码器设计组合逻辑电路 1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; 任意函数： 利用附加的门电路将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量≦n的组合函数 例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 二、用数据选择器设计组合电路 1. 基本原理 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数 基本原理： 将要产生的函数变换成输入变量与输入变量相加 或输入变量与常量相加。 例4.3.7：将BCD的8421码转换为余3码 【例6.2.1】 【例6.2.3】 例6.3.2 ：将十进制的74160接成六进制计数器 图6. 3.34 图6.3.33电路的状态转换图 图6. 3.37 用置数法将74160接成六进制计数器置入1001 第七章 半导体存储器 第十章 脉冲波形的产生和整形 施密特触发器特点及其应用 单稳态触发器特点及其应用 多谐振荡器特点及其应用 555定时器及其应用 电路的振荡周期： 图10.5.8用555定时器组成的占空比可调的多谐振荡器 11.2 D/A转换器 Thank you！ [例2].JK触发器转换为D触发器 将D触发器特性方程转化成JK触发器特性方程的模式： 令 解： ⑴ 时序逻辑电路通常包含组合电路和存储电路两部分， 存储电路（触发器）是必不可少的。 ⑵ 存储电路的输出状态必须反馈到组合电路的输入端， 与输入信号一起，共同决定组合逻辑电路的输出。 时序逻辑电路的特点： 下页 返回 上页 第六章 时序电路 组合逻辑电路 存储电路 y1 yj z1 zk q1 ql x1 xi 存储电路 输出状态 (1)输出方程： y= f (x1,x2…xi,q1,q2…ql) (3)状态方程： (2)驱动方程: 输出信号 输入信号 存储电路 输入信号 z= g (x1,x2…xi,q1,q2…ql) q*= h (z1,z2…zi,q1,q2…ql) 4. 时序电路的结构和功能描述: (2) 输出信号y与存储电路状态q及输入信号x的关系分： y = f（x, q） 穆尔型（Moore）电路 米利型（Mealy）电路 (1) 从控制时序状态的脉冲源来分： 时序电路 同步： 异步： 存储电路里所有触发器都是由一个统一的时钟脉冲源clk控制 没有统一的时钟脉冲源clk f（q） 时序电路的分类： 4．时序逻辑电路的设计步骤一般为：设计要求→最简状态表→编码表→次态卡诺图→驱动方程、输出方程→逻辑图。 2．描述时序逻辑电路逻辑功能的方法：状态转换真值表、状态转换图和时序图等。 3．时序逻辑电路的分析步骤一般为：逻辑图→时钟方程（异步）、驱动方程、输出方程→状态方程→状态转换真值表→状态转换图和时序图→