六章：嵌入式系统存储器.pptVIP

嵌入式计算机系统组成与设计 第六章S3C44B0X存储器系统 一. ARM体系中的存储空间 存储空间 ：232个8位字节 ； 地址：32位无符号数 ； 取值范围 ：0到232-1； 230个32位的字单元 ，字单元的地址可以被4整除； 231个16位的半字单元（版本4以上）。半字单元 地址可以被2整除； 二. ARM存储器格式 字单元包含4个字节单元或两个半字单元； 两种存储格式： 大端（big-endian）格式: 字数据的高字节存储在低地址中，而字数 据的低字节存放在高地址中。 小端（little-endian）格式： 低地址中存放的是字数据的低字节，高地 址中存放的是字数据的高字节。 三. S3C44B0X存储器 S3C44B0X存储器主要特点 支持大、小端模式 地址空间：8个32MB地址空间，总共256MB 数据位数：可编程设定为8、16、32位宽对齐访问 2个用于ROM、DRAM/SDRAM等,地址空间大小可变，空间可为2/4/8/16/32MB； 6个起始地址和空间大小都是固定的,用于ROM、SRAM; 存储空间的访问周期都可通过编程配置； 提供外部总线的等待周期；支持地址对称或非对称的DRAM,在低功耗下支持DRAM/SDRAM自动刷新。 S3C44B0X存储空间 S3C44B0X存储空间 特殊功能寄存器位于0x01c00000-0 4MB的空间； Bank0-Bank5的地址和空间大小都是固定的； Bank6的起始地址是固定的，空间可配置为 2/4/8/16/32MB； Bank7起始地址和 空间是可变的，可配置为 2/4/8/16/32MB。Bank6和Bank7的详细地址与空间 的关系见P385表6-16 大小端模式选择及Bank0总线宽度 大小端模式选择 通过ENDIAN引脚选择大小端模式，处理器复位时， ENDIAN 0 端模式 小端 1 大端 Bank0总线宽度 Bank0总线宽度由复位后OM[1：0]逻辑电平决定。 OM1 OM0 ROM数据宽度 0 0 8位 0 1 16位 1 0 32位 1 1 测试模式 注意：Bank0为启动ROM（映射地址0所在的空间， 必须在第一次访问ROM前设置其总线宽度。 与存储器器有关的引脚 ADDR[24：0]：地址总线 DATA[31：0]：数据总线 nGCS[7 ：0]：片选 nWE : 写使能,指示当前总线周期是写周期 nWBE : 写字节使能 nBE : 高/低字节使能,SRAM使用 nOE : 输出使能,指示当前总线周期是读周期 DRAM/SDRAM/SRAM有关的引脚 nRAS[1:0]:行地址锁存信号 nCAS :列地址锁存信号 nSRAS :SDRAM行地址锁存信号 nSCAS :SDRAM列地址锁存信号 nSCS[1:0]:SDRAM片选信号 DOM :SDRAM数据输入/输出的屏蔽信号 SCKE :SDRAM时钟 SCLK: :SDRAM时钟使能信号 存储器（SROM/DRAM/SDRAM）地址线连接 数据线宽度不同，地址线连线方式不同。 存储器地 S3C44B0X S3C44B0X S3C44B0X 址引脚 地址@8位 地址@16位 地址@32位 数据总线 数据总线 数据总线 A0 A0 A1 A2 A1 A1 A2 A3 A2 A2 A3 A4 A3 A3 A4