从模组看lcd panel的layout.pptVIP

從模組看LCD PANEL的LAYOUT 聲明﹕本人尽量保证本应用笔记提供最新和准确的信息但对于因此而造成的时间和/或金钱损失概不负责 1.走線電阻 在COG 应用中ITO 走线电阻不可忽略﹐这在进行ITO 布线时要尤其注意应将走线电阻的影响降到允许的范围内(默認值或模組原理圖特別指出)。 基于COG 应用的要求﹐LCD 驱动器IC 的电源电路在内部分离成VDD1 VDD2 VDD3 VSS1和VSS2 电源通路。这样做是为了方便模块制造者通过单独的ITO 走线将这些电源电路相连﹐因此减少和消除了ITO 走线的公共共享部分进而降低共模电噪声。同理LCD 驱动电源电路也在内部分离成VLCDIN VLCDOUT等。 一般需要管控走線引腳 2. I/O 口线的AC 特性 I/O 口线的AC 特性也受ITO 走线电阻的影响ITO 走线电阻和任意的寄生电容一起会产生一些RC 类型的延时常数它们不可忽略 I2C 总线SDA SCL 的设计注意事項 I2C 器件的SDA 线是开漏输出因此需要连接一个外部上拉电阻这样ITO 走线电阻RITO 和上拉电阻RPULL_UP 一起构成了一个分压器这就潜藏了一个危机当SDA 线被LCD 驱动器IC 拉低时I2C 总线上的其它器件并不能检测到有效的逻辑低电平例如在ACK 应答周期内或读回IC 数据时均可能出现錯誤 因電路設計需要LCD 驱动IC 的SDA 信号有时分成SDAIN 和SDAOUT ﹐ LCD 驱动器的SDAIN 和SDAOUT 引脚与同一ITO 走线相连并减少走线和连接电阻。 3.ESD/EMC 保护设计 硬件RESET 管脚COG 应用中接口和电源线较COB TCP 或COF 更大而且从一根ITO 走线到紧跟其后的另一根ITO 走线的每根线的电阻也有很大不同﹐这种电阻的差异大约为100 欧姆﹐这样在EMC 事件中会造成ITO 走线之间产生很大的差分电压而RESET 管脚会将这个EMI 电压脉冲(大约5ns) 当作是一个复位命令为了防止这种情况,大部分LCD 驱动器IC 的RESET 管脚都连接有一个低通滤波器为了利用寄生管脚电容来构造一个低通滤波器。(Reset引腳的特別繞線) 4.不用管脚的连接 不用管脚如何连接在应用中不用的管脚如测试管脚不同的接口管脚等应当与VDD1 或VSS1 相连不用的管脚必须与VDD1 或VSS1 尽可能直接相连有时提供了一些被称为tie-off 的管脚专门用于不用管脚的连接称为VXX1 TIEOFF 或类似称呼如果没有tie-off 管脚不用管脚就盡量直接与VDD1 或VSS1 相连 End * * 走線示意圖 上述这些电路共享的ITO 电源走线部分必须保持在一定范圍內﹐这些电阻的限制值主要取决于显示负载在特定应用﹐通常可以修改其它走线电阻尤其是公共共享走线和连接电阻可能影响显示质量。 提示﹕为了使ITO 走线电阻保持最小要对模块与外界之间的连接线的斜度和位置进行选择以便于电源走线可直线到达玻璃片边 上述管腳以實際模組開發工程師體統的原理圖為准