基于ARM_FPGA的高速信号采集系统设计.pdfVIP

Application and Practice 基于ARM+FPGA的高速信号采集系统设计 Design of Hi-Speed Signal Acquisition System Based on ARM and FPGA 蔡弘 戴胜华 （北京交通大学电子信息工程学院，北京市 100044） Cai Hong Dai Shenghua (School of Electronics and Information Engineering in Beijing Jiaotong University, Beijing 100044) 【摘 要】本文提出了一种实现信号采集方案，介绍了由ARM处理器S3C2410和EP2C8 FPGA组成的高 速信号采集系统的系统设计，并着重介绍前端硬件的设计,并就ARM处理器和FPGA的互联设计 进行探讨。利用FPGA硬件控制A/D转换，达到了较好的效果，实现了信号的采集与存储。 【关键词】ARM嵌入式系统 FPGA FIFO AD Abstract: The design of Hi-speed signal acquisition system based on ARM processor S3C2410 and FPGA EP2C8 was presented in the paper. The hardware design was mainly introduced. The interconnection of ARM processor and FPGA was discu ssed. A/D conversion is controlled by hardware implemented in FPGA. The acquisition and storage of data was realized. Key words: ARM Embedded System FPGA IDE AD 在图像处理，瞬态信号检测、工业、国防、通信 2 芯片AD 等领域常常需要对传感器等的外部输入信号进行处理 ADS5220是Ti公司的高速AD转换器，其主要参 与存储。采用ARM嵌入式处理器与FPGA的方式来 数如下： 实现高速数据的采集和存储，提供了一种高速度、高 * 12bit精度，最高采样率40MSPS 精度、低成本的数据采集方案。本系统使用Samsung *在频率10M下的信噪比 （SNR）达70dB，无 公司的S3C2410处理器和Altera公司的EP2C8 FPGA杂散动态范围 （SFDR）达88dBFS。 作为系统的核心，同时使用Ti公司的A/D转换芯片 *模拟输入带宽300MHz ADS5220对输入信号做模数转换，可以实现采样频率 * 输入信号电压范围0.5～2.5V 达到1-40MHz。本文从硬件设计角度介绍系统的设 A/D转换器电路部分包括对输入信号的调理电 计,着重介绍FPGA和ARM处理器的互联设计。 路、AD芯片自身外围电路和输出数字信号的驱动。 1 系统结构 输入信号经过一阶RC高通滤波电路滤除信号直 系统主要由A/D转换器、FPGA和ARM处理器 流和低频分量，滤波器的截止频率为2kHz。在AD输 三大部分组成。通过AD芯片以1～40MHz的采样率 入的前端采用了Ti公司的运算放大器OPA685，对所 把输入模拟信号转换为12bit精度的数字信号，经过输入的模拟信号进行放大，本电路中放大倍数为2倍， FPGA中的FIFO存储器缓存后由ARM处理器以DMA 另外在放大器的前端加了2.5V的直流偏置电压。 的方式接收采集数据，再通过IDE接口存储