单片微机原理与应用 教学课件 作者 罗印升 2011 part_07.ppt

【基本知识点与要求】 （1）了解51系列单片机的数据总线、地址总线和控制总线构成。（2） 掌握51系列单片机扩展程序和数据存储器的方法。（3）掌握 51系列 单片机扩展简单并行I/O接口和可编程并行I/O接口的方法。（4）了 解利用51系列单片机串口进行并行I/O接口扩展的方法。 独立编制方式是指I/O地址空间和存储器空间相互独立；统 一编址是指把系统中的I/O空间和存储器空间统一进行编址。这 样计算机把接口中的寄存器与存储器中的存储单元同等对待。 I/O接口电路就是输入/输出接口电路的简称。单片机扩展的I/O 接口和片外数据存储器采用统一编址，具有相同的寻址方法，访 问片外RAM的指令均适用于访问扩展的I/O接口。 74LS244具有两个四位的三态缓冲器，为选通信号，低电平有 效。 即： ＝1或 =1，输出端呈高阻状态； ＝0且 =0，输出端 （1Y1、1Y2、1Y3、1Y4、2Y1、2Y2、2Y3、2Y4）与对应输入端（1A1、1A2、1A3、1A4、2A1、2A2、2A3、2A4）信号相同。 (3) 软件编程 7.3 并行I/O接口扩展 利用 的上升沿将P0口数据送入对应锁存器，从而输出数据。图中外设A、B、C、D的口地址是0EFFFH、0DFFFH、0BFFFH、7FFFH。完成访问的指令是使用MOVX指令。 7.3.3 8255A可编程并行I/O接口扩展 8255A是Intel公司生产的可编程并行I/O接口芯片，有3个8位的并行I/O端口：A口（PA口）、B口（PB口）、C口（PC口），3种工作方式，可通过编程选择工作方式。 7.3 并行I/O接口扩展 (1) 8255A引脚功能 ① A1、A0：端口地址输入线，用来选择8255A内部的4个端口寄存器。 ② D7～D0：三态双向数据线，与单片机数据总线连接。 ③ ：片选信号线，低电平有效。 ④ PA7～PA0：A口输入/输出线。 ⑤ PB7～PB0：B口输入/输出线。 ⑥ PC7～PC0：C口输入/输出线。 7.3 并行I/O接口扩展 ⑦ RESET： 复位信号输入线，高电平有效，复位后，PA、PB、PC均为输入方式。 ⑧ ：读选通信号输入线，低电平有效。 ⑨ ：写选通信号输入线，低电平有效。 ⑩ VCC、GND： 电源+5V和接地端。 (2) 8255A内部结构 8255A内部结构包括4个基本的组成部分：数据总线缓冲器、3个8位并行I/O端口、读写控制逻辑、A组和B组控制电路。 ① 端口A、B、C在功能和结构上稍有差异 PA口：8位数据输入/输出端口或双向输入/输出口，输入锁存，输出锁存/缓冲。 PB口：8位数据输入/输出端口，输入缓冲，输出锁存/缓冲。 PC口：8位数据输入/输出端口，输入缓冲，输出锁存/缓冲。 PC口可分为两个4位端口。还可作为PA口、PB口选通方式操作时的状态控制信号。 7.3 并行I/O接口扩展 ② A组和B组控制电路 A组：由PA口和PC口的上半部（PC7～PC4）组成； B组：由PB口和PC口的下半部（PC3～PC0）组成，可根据“命令字”对PC口按位置“1”或清“0”。 ③ 数据总线缓冲器 数据总线缓冲器是三态、双向8位总线，它和单片机数据线相连，传送数据、指令、控制命令及外部状态信息。 7.3 并行I/O接口扩展 ④ 读/写控制逻辑电路 该电路接收来自CPU的控制信号，包括：片选信号、读/写信号、RESET、地址信号A1、A0等。各端口的工作状态与控制信号、地址信号的关系如表所示 7.3 并行I/O接口扩展 8255A有三种工作方式： ① 方式0：基本输入输出方式； ② 方式1：选通输入输出方式（应答I/O方式）； ③ 方式2：双向数据传送方式（仅PA口有）； 7.3 并行I/O接口扩展 2. 工作方式选择控制字及C口按位置位/复位控制字 (1)工作方式选择控制字 PA口可工作于方式0、1、和2，而PB口只能工作在方式0和1。 例如：写入工作方式控制字95H可将8255A编程为：PA口方式0输入，PB口方式1输出，PC口的上半部分（PC7～PC4）输出，PC口的下半部分（PC3～PC0）输入。 (2) PC口按位置位/复位控制字 对PC口8位中的任一位进行置“1”或清“0”操作