单片微机原理与应用 教学课件 作者 罗印升 素材包 第2章 51系列单片机的结构及原理.ppt

2.双字节单周期指令 如图2-15b所示，这类指令的指令码有2字节，CPU从取指令到指令执行完成只需要一个机器周期。在S1P2取指令，CPU分析后知道是双字节指令、PC+1，在第二次ALE有效时(S4P2)，CPU读取指令的第二字节，S6P2指令执行完成。 3.单字节双周期指令 如图2-15c所示，这类指令的指令码只有1字节，但CPU从取指令码到指令执行完成需要2个机器周期。在第一机器周期的S1P2取指令，CPU分析后知道是单字节双周期指令，在其后的连续3次读指令时，封锁PC值，在第二机器周期的S6P2指令执行完成。 2.4.4　访问片外存储器的操作时序 1.访问片外ROM的操作时序2.访问片外RAM的操作时序 1.访问片外ROM的操作时序 图2-16　片外ROM读时序 1.访问片外ROM的操作时序 图2-17　片外RAM读时序 2.访问片外RAM的操作时序 图2-18　上电复位和按键复位电路a) 上电复位　b) 按键复位 2.5　51系列单片机的复位电路 2.5.1　复位与复位电路介绍2.5.2　单片机复位后的状态 2.5.1　复位与复位电路介绍 复位是一种操作，就是使CPU和系统中的其他部件都置为一个确定的初始状态，并从这个初始状态开始工作。复位可以使死机状态下的单片机重新启动。复位可分为上电复位、按键复位(外部复位)和内部复位。外部复位就是使RST端上保持2个机器周期以上的高电平，内部复位就是2.2.3节所介绍的WDT产生的复位。 2.5.2　单片机复位后的状态 表2-7　单片机复位后片内SFR的状态 寄存器 复位状态 寄存器 复位状态 PC 0000H TH0 00H ACC 00H TL0 00H B 00H TH1 00H PSW 00H TL1 00H SP 07H TH2 00H DP0 0000H TL2 00H DP1 0000H TMOD 00H P0～P3 0FFH T2MOD 00H SCON 00H TCON 00H IP ×××0000B T2CON 00H IE 0×××0000B RCAP1H 00H WDTRST ××××××××B RCAP2H 00H AUXR ×××00××0B AUXR1 ×××××××0B 2.6　AT89S51单片机的低功耗工作方式与“看门狗”定时器 2.6.1　低功耗工作方式2.6.2　低功耗方式下的“看门狗”定时器 2.6.1　低功耗工作方式 1.空闲(等待、待机)方式2.掉电(停机)保护方式 2.6.1　低功耗工作方式 表2-8　SFR各位定义 D7 D6 D5 D4 D3 D2 D1 D0 SMOD — — — GF1 GF0 PD IDL 1.空闲(等待、待机)方式 1) 中断退出。2) 硬件复位退出。 2.掉电(停机)保护方式 掉电(停机)保护方式时振荡器停止工作，片内所有功能部件都停止工作。片内RAM和其他SFR的内容保持不变，I/O引脚的状态均保存在对应的SFR中，ALE和PSEN均为低电平。 2.6.2　低功耗方式下的“看门狗”定时器 1) 51系列单片机内部资源包括微处理器(CPU)、程序存储器(ROM)、数据存储器RAM、并行I/O端口、定时器/计数器、时钟电路、中断系统和串行接口。2) 51系列单片机的片内RAM空间为128B，分三个区域：工作寄存器组区域(00H～1FH)，位寻址区(20H～2FH)和用户RAM区。3) 51系列单片机有4个8位并行I/O端口，端口的第一功能是端口中的每一位都可以独立作为输入或者输出。4) 时序是CPU执行指令时所需控制信号的时间顺序。5) 复位是使SFR具有确定值的操作。 表格 7 6 5 4 3 2 1 0 — — — WDIDLE DISRTO — — DISALE (2) 辅助寄存器1(AUXR1) 1) “—”：保留位，无定义。2) DPS：数据指针选择位。 (2) 辅助寄存器1(AUXR1) 表格 7 6 5 4 3 2 1 0 — — — — — — — DPS 2.3　51系列单片机并行输入/输出端口的结构与操作方法 2.3.1　P0口2.3.2　P1口2.3.3　P2口2.3.4　P3口2.3.5　端口的带负载能力与应用方法 2.3.1　P0口 (1) 用作通用I/O端口(2) 用作地址/数据线 (1) 用作通用I/O端口 1) 用作输出口。2) 用作输入口。 (2) 用作地址/数据线 当系统外扩展存储器时，P0口就作为地址/数据总线使用。CPU及内部控制信号为“1”，使转换开关接通a点，反相器的输出和T2栅极相连。在这种情况下，若地址/数据线为“1”，则T1导通、T2截止，P0.X输出为“1”；反之，T1截止、T2导通，P0.X输出为“0”。当数据从P0