优化的ARM总线AXI-AHB-APB架构.pdfVIP

第01卷 第01期 2014年7月 电子 科 学 技 术 ElectronicScience＆Technology Vo1．01No．01Ju1．2014 优化的ARM总线AXI．AHB．APB架构 李剑 (微电子研究院一中兴通讯股份有限公司，广东深圳，518000) 摘要：本文主要介绍了一种总线设计架构：综合考虑SOC芯片设计的前、后端需求，从芯片的物 理实现角度倒推，建议在芯片架构设计时如何拆分、以及重新构建ARM总线间 (AXI-AHB—APB)的关 系。该架构兼顾 了前端架构实现，后端物理实现，以及满足项 目组的更高的timing、更低 的功耗、更小 的芯片面积，和最短的设计周期的苛刻需求。 关键词：ARM ；总线；架构；AXI；AHB；APB；子模块；时序 ；频率；功耗；congestion；时钟 综合 (CTS) 中圈分类号 ：TP212．2；TQ534．9 文献标识码 ：B Optim izedM atrixBusArchitectureforARM AXI—AHB—APB Jian Li (MicroelectronicsInstitute，ZTE，Shenzhen，Guangdong，518000) Abstract：Inthispaperwewilldiscussonematrixbusstructure(ARM based)whichtakesbothfrontendrequirements andbackenddesignrequirementsintoconsiderations．Wewillhavesomeadvicesontherelationship amongAXI·AHB- APB bus，andtrytoimprovetiming，reducepowerconsumptionandlimitthecostinaschedule，asshortaspossible，in ordertomeetproject’Stightlytargetcontro1． Keywords：ARM ；MatrixBUS；Aafchitecture：AXI；AHB；APB；Submodule；Timing；Frequency；Powerconsumption； Congestion；Clocktreesynthesis；CTS 1引言 2ARM总线架构要求及实现步骤 手机、平板等便携设备中都需要用到 内嵌cpu 2．1ARM总线传统的结构与弊端 的SOC芯片，而SOC芯片中的总线架构大部分使用 传统的总线架构是把AXI总线作为全局信号，由 ARMAXI总线。在芯片设计的后端实现过程中，总线 AX1分频得出AHB、APB总线 。这种架构下AHB、 (ARM AXI)的频率要求大于200MHz后 ，该部分就 APB总线需要和AX1分别做同步处理 ：AXI．AHB同 有很大概率出现在时序 (timing)的关键路径上。从 步 ，AXI．APB同步 ，推理出全芯片范围内的AXI． 后端实践角度看 ，我们需要改进现有总线架构以适应 arm-hPB~g需要同步。AXI总线全芯片同步是由ARM SOC芯片的数据高吞吐率要求。本文基于多个项 目的 总线结构决定的，我们无法更改也无法避免。但AHB 后端实践经验，提出基于AMR 总线架构的改进意见， 总线或APB总线功能是独立的，可以分区块实现。通 从系统架构开始做预防、优化总线，改变时钟架构设 常来说，APB总线用作寄存器配置 的时候居多，总 计．寻求从根源上避免总线的时序问题 ，以尽量缩短 线频率需求低 ，而且gli／oPADcell联系紧密。AHB SOC芯片设计周期，降低成本以及降低芯片功耗。