基于Quartus II的CPLD的数字系统设计与实现 教学课件 作者 王忠林 1_第8章 时序逻辑电路的设计及应用.pptxVIP

37582Z8A 主编第8章　时序逻辑电路的设计及应用8.1　时序逻辑电路的设计与测试方法8.2　N进制计数器8.3　时序逻辑电路的应用8.1　时序逻辑电路的设计与测试方法8.1.1　时序逻辑电路的一般设计方法8.1.2　同步时序逻辑电路的设计步骤和方法8.1.3　时序逻辑电路的测试方法8.1.1　时序逻辑电路的一般设计方法在数字电路中，时序逻辑电路的设计与组合逻辑电路的设计一样，也要求电路最简，最简的电路工作可靠、故障率低。8.1.2　同步时序逻辑电路的设计步骤和方法1.分析设计要求，得出电路初始状态图或初始状态转换表2.状态化简3.状态分配4.选定触发器类型，求出电路状态方程、驱动方程和输出方程5.画出时序逻辑电路图6.检查所设计的电路能否自启动8.1.2　同步时序逻辑电路的设计步骤和方法图8-1　同步时序逻辑电路的设计过程8.1.3　时序逻辑电路的测试方法1.集成触发器的测试2.时序逻辑电路的静态测试3.时序逻辑电路的动态测试1.集成触发器的测试集成触发器是组成时序电路的主要器件。2.时序逻辑电路的静态测试1)把输入端分别接到逻辑电平开关，输入信号由逻辑电平开关提供；把时钟脉冲输入端CP接到手动单次脉冲输出端，时钟脉冲由能消除脉冲的手动单次脉冲发生器提供。2)把输入端、时钟脉冲CP端与输出端分别连接到逻辑电平显示器，连接时注意输出信号高、低位的排列顺序。3)测试时，依次按动逻辑电平开关和手动单次脉冲按钮，从显示器上观察输入、输出状态的变化和转换情况。2.时序逻辑电路的静态测试图8-2　时序逻辑电路的静态测试连接图3.时序逻辑电路的动态测试1)时序脉冲发生器接时序逻辑电路的CP端，同时连接到双踪示波器的YB通道和外触发输入端，使示波器的触发信号为时钟脉冲信号。2)将输出端依次接到YA，分别观察各输出端信号与时钟脉冲CP所对应的波形。3)对记录下来的波形进行分析，判断被测电路功能是否正确，状态转换能否跟上时钟频率变化。8.2　N进制计数器8.2.1　二十四进制计数器8.2.2　六十进制计数器8.2.1　二十四进制计数器1.二十四进制计数器原理2.设计要求3.硬件环境4.建立工程5.编译仿真6.创建模块化符号7.硬件实现8.问题分析1.二十四进制计数器原理常用的计数器有十进制、十六进制、7位二进制、12位二进制、14位二进制等，均小于二十四进制。2.设计要求利用两片同步十进制计数器74160采用整体置数方式接成二十四进制计数器。要求对设计的电路进行软件仿真，并利用数码管显示计数值，用LED显示进位信号。以此来验证设计的电路是否符合要求。3.硬件环境图8-4　二十四进制计数器所用资源示意图4.建立工程图8-5　二十四进制计数器原理图5.编译仿真图8-6　二十四进制计数器的输入波形图5.编译仿真图8-7　二十四进制计数器的功能仿真图5.编译仿真图8-8　二十四进制计数器的时序仿真图6.创建模块化符号0809.TIF7.硬件实现图8-10　二十四进制计数器测试电路图7.硬件实现图8-11　二十四进制计数器引脚锁定图8.2.2　六十进制计数器1.六十进制计数器原理2.设计要求3.硬件环境4.建立工程5.编译仿真6.创建模块化符号7.硬件实现8.问题分析1.六十进制计数器原理图8-12　N=×进制计数器示意框图1.六十进制计数器原理图8-13　74290逻辑示意图2.设计要求利用两片异步十进制加法计数器74290级联成六十进制计数器。3.硬件环境图8-14　六十进制计数器所用资源示意图4.建立工程图8-15　六十进制计数器原理图5.编译仿真图8-16　六十进制计数器的输入波形图5.编译仿真图8-17　六十进制计数器的时序仿真图6.创建模块化符号图8-18　六十进制计数器的模块符号7.硬件实现设计一个六十进制测试电路，以便于利用硬件测试六十进制计数器的逻辑功能。8.问题分析图8-19　六十进制计数器测试电路图8.问题分析图8-20　六十进制计数器引脚锁定图8.3　时序逻辑电路的应用8.3.1　计数器的应用8.3.2　异步计数器的应用8.3.3　简易数字秒表的设计8.3.1　计数器的应用1.动态扫描原理2.设计要求3.硬件环境4.建立工程电路5.编译仿真6.硬件实现7.创建模块符号1.动态扫描原理图8-21　6位动态显示扫描信号时序1.动态扫描原理图8-22　动态扫描显示电路设计方案原理图2.设计要求图8-23　4位数码管动态扫描显示资源示意图3.硬件环境需使用CPLD开发装置、16个按键和4个数码管以及秒脉冲发生器。4.建立工程电路1)新建设计项目project。2)把以前设计的数码管显示译码电路和4位4选1数据选择器电路文件添加到这个工程，并创建为模块符号。3)新建图形文件，调入数码管显示译码器逻辑符号和数据选择器逻辑符号，再调入7