电路与电子技术设计教程 教学课件 作者 李莉 第11章.pptVIP

第十一章 数字钟电路的设计 本章学习目的和要求 掌握时序逻辑电路特点 掌握时序逻辑电路分析，包括同步、异步时序电路。 掌握常用的寄存器，移位寄存器，计数器等时序电路，重点掌握74LS161、74LS160。 掌握同步时序逻辑电路设计，重点掌握计数器的设计。 （3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： 例：分析下面的时序逻辑电路 1．写方程 2．求方程 3．列真值表，画状态转换图 4．画波形图 5．描述逻辑功能 CP1=Q0 （当FF0的Q0由0→1时，Q1才可能改变状态。） ②输出方程： ③各触发器的驱动方程： （4）作状态转换图、时序图。 11.3.2 计数器 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 2、计数器应用 （1）计数器级联 2．同步计数器的设计举例 （3）选择JK触发器 （4）求各触发器驱动方程和进位输出方程 2．同步计数器的设计举例 状态方程为： 2．同步计数器的设计举例 （6）画出逻辑图 11.5数字钟电路的设计 1．设计要求 （1）设计一个能显示1/10秒、秒、分、时的12小时数字钟。 （2）熟练掌握各种计数器的使用。 （3）能用计数器构成十进制、六十进制、十二进制等所需进制的计数器。 （4）能用低位的进位输出构成高位的计数脉冲。 （5）可以在任意时刻校准时间，要求可靠方便。 2 电路原理图 3．单元电路的原理说明 数字钟的逻辑框图如图11-38所示。它由石英晶体振荡器、分频器、计数器、译码器、显示器和校准电路组成。石英晶体振荡器产生的信号经过分频器作为脉秒冲，脉秒冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，经数码管显示时间。图11-39所示是数字钟逻辑电路图。 4．整机电路安装调试 按照图11-43焊接好电路，检查无误后，按以下步骤调试。 （1）调试振荡部分电路，测试CC4060第3脚是否有脉冲信号产生。 （2）采用逻辑笔测试G4的输出端，逻辑笔电平指示灯每秒闪烁一次，说明秒产生器工作正常。 （3）按动S1，调试秒功能，按动一次S1，测G4的输出端，电压应向相反方向变化，说明G4计数基本工作正常；按动一次S1，秒数码管数值加1，则数码管工作正常，不按S1，1min后分钟数码管加1，分个位计数器正常。 （4）断开G6的输出管脚，用一根导线将CC4060的Q14输出脉冲引出，作为F2的快速计数脉冲，这样便于调试，观察分钟计数器是否正常，特别注意能否进位，是否计数到59后，在下一脉冲时变为0。 （5）同样方法测试时钟，观察小时计数器是否正常，特别注意能否进位，是否计数到23后，在下一脉冲时变为0。 分析图可见： 1、同步计数器 （2）同步二进制减法计数器 驱 动 方 程 输出 分析图可见： 1、同步计数器 （3）同步十进制加法计数器 驱 动 方 程 输出 特 征 方 程 设初态为：Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表 同步十进制加法器状态转换表。 同步十进制加法计数器状态图及时序图。 当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，称该电路具有自启动能力。 集成十进制计数器举例- 74LS160 用两片4位二进制加法计数器74LS161构成8位二进制同步加 法计数器。 工作在计数状态 计满16时会产生进位 1 1 高位片开始计数 低位片返回到0000 0 停止计数 最多计数：16×16=256 （2）组成任意进制计数器 置零法 适用于具有清零端的集成计数器。 置零法的原理：假设要构成M进制计数器，原有计数器为N进制，当其从全0状态S0开始计数并接受了M 个计数脉冲后，进入到SM状态，此时若利用SM的状态产生一个置零信号并加到计数器的置零端，则计数器立刻返回到S0状态并重新计数，这样就跳过了N—M个状态而得到了M进制计数器。需要注意的是电路一进入SM状态立刻返回S0状态，所以SM状态只是在极短时间出现，并不包括在稳定循环状态中。 例：用集成计数器74160和与非门组成的6进制计数器。 （2）组成任意进制计数器 置零法 从0000状态开始计数 接收6个计数脉冲进入0110 0 计数器清零并从0000重新开计数 （2）组成任意进制计数器 置数法 适用于具有置数端的集成计数器。 置位法原理：通过给计数器重复置入某个数值的方法跳过N—M个状态，从而获得M进制计数器，这种方法可在电路的任何状态下实现。 置数法：用集成计数器74160和与非门组成的8进制计数器。 （2）组成任意进制计