计算机接口技术 教学课件 作者 978 7 302 28212 9 第6章.pptVIP

第6章 并行接口技术  并行接口是一种常见的接口设备，通过并行接口能够很方便地进行数据传输，通过对本章的学习，应当对8255A的工作原理、多种I/O工作方式有较完整的了解。本章重点： 8255A内部结构 8255A编程控制字 8255A的各种工作方式、联络控制信号线的定义 8255A各种工作方式的时序 8255A初始化编程，中断方式控制以及8255A方式1和方式2中应答联络信号、中断信号的定义 能够分析由8255A组成的简单实用电路，包括硬件逻辑(确定端口地址、各端口输入或输出的工作状态)和软件逻辑(包括对应用程序的分析及编写应用程序) 具备熟练应用8255A进行输入/输出接口设计的能力 6.1 概 述 微机与I/O设备的通信按照数据传送格式的不同，可分串行通信和并行通信两种。其中，并行通信是一种比较常见的通信方式，它把一个字符的各位用几条传输线同时进行传送。与串行通信相比，在同样的传输速率下，并行通信的信息实际传输速度快、信息效率高。但并行通信需要的传输介质要比串行通信多，随着距离的增加，硬件的成本也就随之加大。因此，并行通信主要用于传输速率要求较高而传输距离较短的场合。 能够实现并行通信的接口就是并行接口。一个并行接口既可以设计为只用来作为输出接口，也可以设计为只用来作为输入接口。当然，也可以将一个并行接口设计为既可以输出又可以输入，输出的并行接口电路可以用两种方法实现：一种方法是在同一个接口中设计两个通路，一个作为输入通路，一个作为输出通路；另一种方法是用一个既可以输入又可以输出的双向通路。 一般来说，并行接口电路应具有以下功能：数据锁存和缓冲功能，以解决CPU与外设之间的速度匹配问题；选通控制功能，以实现CPU对接口的寻址及读写控制；能够提供状态信息及中断申请，以方便CPU对数据传送过程的控制；能提供应答信号(联络信号)以实现接口与外设的联络控制；有的接口还具有控制命令寄存器，以实现CPU对接口工作方式及功能的编程控制。其中，数据缓冲和选通控制是并行接口的基本功能。 在并行接口中，除了少数场合(无条件传输除外)，一般都要求在接口与外设之间设置并行数据线的同时，至少还要设置两根握手(联络)信号线，以便进行查询方式的通信。典型的并行接口和外部设备连接成如图6-1所示。图中的并行接口用一个通道和输入设备相连，用另一个通道和输出设备相连，在每个通道中，除数据线外均配有一定的控制线和状态线。从图中可以看出，并行接口中应有一个控制寄存器来接收CPU对它的控制命令，有一个状态寄存器提供各种状态信息供CPU查询。为了实现数据的输入输出，并行接口中还应有相应的缓冲寄存器和输出缓冲寄存器。 由图6-1可以看出，左侧是与CPU相连的部分。包括：数据总线，是CPU与接口电路交换数据的通道；读/写控制信号线，用于控制数据的流向；复位信号线、状态信号线及中断请求线；CPU寻址接口电路的地址译码电路。右侧是并行接口与外设的连接部分。并行接口用一个通道和输入设备相连，用另一个通道和输出设备相连。每个通道都配有相应的控制线和状态线。中间是并行接口电路，有一个控制寄存器，用来接收CPU发来的控制命令；有一个状态寄存器，提供与接口电路工作状态相对应的各种状态位供CPU查询；还有相应的数据输入缓冲器和数据输出缓冲器，帮助数据的输入输出。 数据输入过程指的是外设向CPU输入数据。 (1) 当外设将数据通过数据输入线送给接口时，先使状态线“输入数据准备好”为高电平。然后通过接口把数据接收到输入缓冲寄存器中，同时把“输入回答”信号置成高电平“1”，并发给外设。 (2) 外设接收到应答信号后，将撤销“输入数据准备好”信号。当接口收到数据后，会在状态寄存器中设置“准备好输入”状态位，以便CPU对其进行查询。 (3) 接口向CPU发出一个中断请求信号，CPU可以用软件查询方式，也可以用中断的方式将接口中的数据输入到CPU中。 (4) CPU在接收到数据后，将“准备好输入”状态位自动清除，并使数据总线处于高阻状态。准备外设以向CPU输入下一个数据。 数据输出过程指的是CPU向外设输出数据。 (1) 当外设从接口接收到一个数据后，接口的输出缓冲寄存器为“空”，使状态寄存器的“输出数据准备好”状态位置成高电平“1”，这表示CPU可以向外设接口输出数据，这个状态位可供CPU查询。 (2) 此时接口也可向CPU发出一个中断请求信号，同上面的输入过程相同，CPU可以用软件查询方式，也可以用中断的方式将CPU中的数据通过接口输出到外设中。当输出数据送到接口的输出缓冲寄存器后，再输出到外设。 (3) 与此同时，接口向外设发送一个启动信号，启动外设接收数据。外设接收到数据后，向接口回送一个“输出应答”信号。 (4) 接口电路收到该信号后，自动将接口状态寄存器中的“准备好输出