计算机组成原理 教学课件 王诚 郭超峰配套习题 2009年和2010年两年的试题分析.docVIP

增加附录内容:2009年和2010年两年的试题分析11．冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是 A．指令操作码的译码结果 B．指令和数据的寻址方式 C．指令周期的不同阶段 D．指令和数据所在的存储单元 [答案][解析]一个程序中定义了三个变量xy和z其中x和z为int型y为short型当x = 127，y =9时，赋值语句z = x+yy和zA．x = 0000007FH，y = FFF9H，z = B．x = 0000007FH，y = FFF9H，z = FFFF0076H C．x = 0000007FH，y = FFF7H，z = FFFF0076H D．x = 0000007FH，y = FFF7H，z = [答案][解析]]=0000007FH+FFFFFFF7H 3、解题技巧，也可先求出127+(－9)=118，再变成补码后去与可供选择的答案对比。 13．浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X = 27(29/32，Y = 25(5/8，则用浮点加法计算X+Y的最终结果是 A．00111 1100010 B．00111 0100010 C．01000 0010001 D．发生溢出 [答案][解析]某计算机的CacheCache组号是 A．0 B．2 C．4 D．6 [答案][解析] 其中[j/2^t]mod 2^g , (其中 2^t为组内的块数，2^g为cache分的组数 [答案][解析][答案][解析] A．． C．．[答案][解析][答案][解析][答案][解析][答案][解析]某计算机的存储系统由Cache主存。Cache缺失（未命中）50次，则Cache的命中率[答案][解析]引起外部中断A．B．．运算D．缺页[答案][解析]某计算机主频为50MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为5 MB/s，采用中断方式与进行，以为传输单位占时间的是5 MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000 B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突） [答案]5 MB/s的数据传输率，外设每秒申请的中断次数： 0.5 MB /4 B = 125 000 1秒钟内用于中断的开销： 100 ( 125 000 = 12500 000 = 12.5 M个时钟周期 CPU用于外设I/O的时间占整个CPU时间的百分比：12.5 M/500 M = 2.5% （2）外设数据传输率提高到5 MB/s时，1秒钟内需产生的DMA次数： 5 MB/5 000 B = 1000 CPU用于DMA处理的总开销：1000 ( 500 = 500 000 = 0.5 M个时钟周期 CPU用于外设I/O的时间占整个CPU时间的百分比： 0.5 M /500 M = 0.1% [解析]某机字长16位结构如图所示，指令 (R1)，R 下表给出了上述指令取指和译码阶段每个节拍出指令执行每个节拍[答案][解析]I．II．III．．I和II B．I和III C．II和III D．III和III [答案][解析][答案][解析]i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE 754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是 I．i == (int) (float) i II．f == (float) (int) f III．f == (float) (double) f IV．(d+f) - d == f A．仅I和II B．仅I和III C．仅II和III D．仅III和IV [答案][解析]II）运算会丢掉浮点数的小数部分，（IV）运算过程中可能有误差使其不相等，（I）和（III）则不存在问题。 15．假定用若干个2 K×4位的芯片组成一个8 K×8位的存储器，则地址0B1FH所在芯片的最小地址是 A．0000H B．0600H C．0700H D．0800H [答案][解析]下列有关RAM和ROM的叙述中，I．II．III．IV．A．仅I和II B．仅II和III C．仅III和IV D．仅IIIII和IV [答案][解析]A．