集成电路工艺chap9.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
集成电路工艺chap9,集成电路制造工艺,集成电路工艺,纳米集成电路制造工艺,集成电路制造工艺流程,硅集成电路工艺基础,集成电路工艺流程,集成电路工艺原理,集成电路焊接工艺,集成电路工艺发展

* * ?? * ??注入后在快速退火(RTP)装置中退火数秒。 采用RTP退火以免杂质特别源、漏区杂质进一 步扩散。 * 采用RTP退火以免杂质特别源、漏区杂质进一步扩散。 * * ?? ?? * * * * * * 三明治结构 * 三明治结构 * * * * * * ?? ?? ?? * ?? ?? ?? * ① 间隙填充:采用HDPCVD交替进行淀积和刻蚀,致密填充; ② 氧化物淀积:ILD-2; ③ 平坦化ILD-2:磨抛表面; ④ ILD-2刻蚀:形成Via-2。 Thin Films Diffusion Photo Implant 3 2 1 4 Etch Polish 9.4.11 通孔2和金属塞2的形成 * Thin Films Diffusion Photo Implant 3 2 1 4 Etch Polish ① 淀积Ti:钨和SiO2的粘合剂; ② 淀积TiN:钨的扩散阻挡层; ③ 淀积钨:钨有较好的空洞填隙能力和抛磨性能; ④ 磨抛钨。 9.4.11 通孔2和金属塞2的形成 * ① 淀积、刻蚀金属2:方法同金属1的制作; ② 填充层间介质间隙:致密填充; ③ 淀积、平坦化:淀积ILD-3,磨抛表面; ④ 刻蚀、淀积、平坦化 :形成金属2 。 9.4.12 金属2互联的形成 * Full 0.18μm CMOS Cross Section 9.4.13 金属3、压点及合金 * SEM Micrograph of Cross-section of AMD Microprocessor 9.4.13 金属3、压点及合金 * Wafer Electrical Test using a Micromanipulator Prober ① 第一次测试:在首次金属刻蚀完进行。 此次测试特定器件的特定电学参数; ②第二次测试:在芯片制造的最后一步工艺后进行; ③硅片通过测试拣选后要进行背部减薄。这使得划片更容易,更利于散热。 9.4.14 参数测试 * 9.4.14 参数测试 9.1.5 两种CMOS技术比较 序号 早期基本的2.0~3.0μm CMOS技术(一层金属) 现代先进的0.18μm CMOS技术(六层金属) 1 双阱工艺(普通单阱、深结) 双阱工艺(倒掺杂阱、浅结) 2 LOCOS 场氧隔离工艺 STI浅槽隔离工艺 3 多晶硅栅结构工艺(特征尺寸3.0μm ) 多晶硅栅结构工艺(特征尺寸0.18μm ) 4 无 轻掺杂漏(LDD)工艺 5 无 侧墙形成工艺 6 源/漏(S/D)注入工艺 (B、P) 源/漏(S/D)注入工艺(BF2、As) 7 无 接触形成工艺(硅化钛形成) 序号 基本的2.0~3.0μm CMOS技术(一层金属) 先进的0.18μm CMOS技术 (六层金属) 8 无 局部互连工艺 9 无 通孔1和金属塞1的形成 10 金属1互连的形成 金属1互连的形成 11 无 通孔2和金属塞2的形成 12 无 金属2互连的形成 13 制作压点及合金 制作金属3直到制作压点及合金 14 参数测试 参数测试 9.1.5 两种CMOS技术比较 * * * * 典型的集成电路Si片制造工艺需要6-8周的时间,需要 E6550的晶体管数量为2.91亿 45nm Intel E8200晶体管数量为4.1亿 RV790的晶体管数量为9.59亿, 到底什么是摩尔定律?归纳起来,主要有以下三种版本: 1、集成电路芯片上所集成的电路的数目,每隔18个月就翻一番。 2、微处理器的性能每隔18个月提高一倍,而价格下降一倍。 * * * * 刻蚀分为干法刻蚀和湿法刻蚀。前者各向异性较好 * 。 * 成膜温度低于扩散区成膜温度。包括化学气相淀积(CVD)和金属溅射(物理气相淀积,PVD)所有薄膜设备均在真空环境下工作。其他设备可能有SOG(Spin-On-Glass)系统、快速退火装置(RTP)和湿法清洗设备。 PECVD:等离子体增强型化学气相淀积设备 * 成膜温度低于扩散区成膜温度。包括化学气相淀积(CVD)和金属溅射(物理气相淀积,PVD)所有薄膜设备均在真空环境下工作。其他设备可能有SOG(Spin-On-Glass)系统、快速退火装置(RTP)和湿法清洗设备。 PECVD:等离子体增强型化学气相淀积设备 * Chemical Mechanical Planarization(CMP,化学机械平坦化)是目前先进的抛光(平坦化)方法 * * * * * * ?? * * * * ?? * 金属电极光刻版图及剖面图 9.3.5 金属互连的形成 * 钝化 工艺目的:保护电路器件表面 钝化层的作用:防止金属线划伤、表 面吸潮、表面

文档评论(0)

mydoc + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档