半導體第六章MOS(C-V).pptVIP

此為閘極控制電流的能力 通道電導 和傳導係數 （Transconductance） 在線性區通道電導 gD 和傳導係數 gm為： 在飽和區： 由MOSFET尺寸的設計，可獲得所需之gm 次臨限區(Subthreshold region) 當閘極電壓低於臨限電壓而半導體表面只稍微反轉時，理想上汲極電流應為零。 實際上仍有汲極電流，稱為次臨限電流(subthreshold current) 。 MOSFET做為開關使用時，次臨限區特別重要，可看出開關是如何打開及關掉。 次臨限區 電壓條件： VGS≦VT 時 現象：ID≠0 次臨限區（續） 聚積狀態：源極電子要克服很大的位障才能到達汲極。 弱反轉狀態：源極電子到達汲極要克服的位障比較小。 強反轉狀態：源極電子到達汲極要克服的位障很小，好像歐姆接觸。 次臨限區（續） 在此區電流主要是擴散電流而不是飄移電流，與載子濃度梯度有關，故電流關係式中有指數項： 因 定義次臨界擺幅(subthreshold swing)： S越大，表示ID隨VG的變化越小，on-off特性不明顯；S越小，表示ID隨VG的變化越大，on-off特性顯著。 6.2.2 MOSFET的種類 N通道增強模式 N通道空乏模式 P通道增強模式 P通道空乏模式 基板為p型半導體，汲極與源極為n型摻雜。 基板為n型半導體，汲極與源極為p型摻雜。 N通道增強模式(Enhamcement mode) N通道增強模式：在零閘極電壓，氧化層下沒有電子反轉層，需加正閘極電壓才會有反轉層。 沒接通 電子由基底進入 N通道空乏模式(Depletion mode) N通道空乏模式：在零閘極電壓，氧化層下已有電子反轉層存在。 接通 電子由基底進入 P通道增強模式 P通道增強模式：在零閘極電壓，氧化層下沒有電洞反轉層，需加負閘極偏壓才會有反轉層。 沒接通 電子由基底流出 P通道空乏模式 P通道空乏模式：在零閘極電壓，氧化層下已有電洞反轉層存在。 接通 電子由基底流出 6.2.3 臨界電壓控制基板偏壓效應（Substrate bias effects） 基板可不與源極接在一起另接偏壓，但必須保持源極到基板不為導通狀態（逆向偏壓），及VBS必須大於或等於零。 VBS大於零時，能帶更彎曲，有更多的空乏區電荷： Qsc增加，故臨界電壓也增加。 VSB = 0，反轉點能帶圖 VSB 0 基板偏壓效應（續） 造成臨限電壓的增加 ?s增加，造成S的減少，on-off特性更佳。 S大 S小 在MOS的製程上，VT受到閘極材料種類以及基板摻雜濃度影響。 例如：對NMOS（P型基板）而言，增加受體摻雜（B），可增加VT，反之，將硼摻入PMOS的基板（N型），可降低VT的絕對值。 調整VT的方法：1. 基板摻雜 調整VT的方法：2. 調整氧化層厚度 此為場氧化層可作為相鄰MOS隔離技術的原因 很大！！！ Figure 6.21. Cross section of a parasitic field transistor in an n-well structure. 調整VT的方法：3. 加基板偏壓 調整VT的方法：4. 選擇適當的閘極材料 利用調整功函數差來控制VT Figure 6.22. Threshold voltage adjustment using substrate bias. ~介面陷住電荷Qit~ (interface trapped charge) 產生原因： 起因於Si-SiO2介面的不連續性及介面上的未飽和鍵。通常Qit的大小與介面化學成分有關。 改善方法： 於矽上以熱成長二氧化矽的MOS二極體使用低溫（約450℃）氫退火來中和大部分的介面陷住電荷，或選擇低阻陷的晶片（即(100)晶片）。 ~固定氧化層電荷Qf~ (fixed oxide charge) 產生原因： 當氧化停止時，一些離子化的矽就留在介面處（約30?處）。這些離子及矽表面上的不完全矽鍵結產生了正固定氧化層電荷Qf。 改善方法： 可藉由氧化製程的適當調整，或是回火(Annealing)來降低其影響力或是選擇較佳的晶格方向。 ~氧化層陷住電荷Qot~ (oxide trapped charge) 產生原因： 主要是因為MOS操作時所產生的電子電洞被氧化層內的雜質或未飽和鍵所捕捉而陷入。 改善方法： 可利用低溫回火消除掉。 ~可移動離子電荷Qm~ (mobile ionic charge) 產生原因： 通常是鈉、鉀離子等鹼金屬雜質，在高溫和高正、負偏壓操作下可於氧化層內來回移動，並使得電容-電壓特性沿著電壓軸