EDA技术及应用——Verilog HDL版 第三版 教学课件 作者 谭会生 全书 第7章.pptVIP

7.1 实验一：计数器电路的设计 7.2 实验二：算术运算电路的设计 7.3 实验三：可调信号发生器的设计 7.4 实验四：数字频率计的设计 7.5 实验五：数字秒表的设计 7.6 实验六：交通灯信号控制器的设计 7.7 实验七：FIR滤波器的设计 7.8 实验八：CORDIC算法的应用设计 7.9 实验报告范例 　　1．实验目的　　(1) 学习Quartus Ⅱ/ISE Design Suite/ispLEVER软件的基本使用方法。　　(2) 学习GW48-CK或其他EDA实验开发系统的基本使用方法。　　(3) 熟悉Verilog HDL程序的基本结构和元件实例化语句的使用。 　　2．实验内容　　设计并调试好一个计数范围为0～9999的4位十进制计数器电路cnt9999，并用GW48-CK或其他EDA实验开发系统(可选用的芯片为ispLSI 1032E-PLCC84，或EPM7128S-PL84，或XCS05/XCS10-PLCC84芯片)进行硬件验证。 　　3．实验要求　　(1) 画出系统的原理框图，说明系统中各主要组成部分的功能。　　(2) 编写各个Verilog HDL源程序。　　(3) 根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。　　(4) 根据选用的EDA实验开发装置编好用于硬件验证的管脚锁定表格或文件。　　(5) 记录系统仿真、逻辑综合及硬件验证结果。　　(6) 记录实验过程中出现的问题及解决办法。 　　4．参考资料　　第4.2节、第4.3节、第4.4节、第4.5节、第5.1节和第5.2节。 　　1．实验目的　　(1) 进一步熟悉和掌握Quartus Ⅱ/ISE Design Suite/ispLEVER软件的使用。　　(2) 进一步熟悉和掌握GW48-CK或其他EDA实验开发系统的使用。　　(3) 学习和掌握Verilog HDL过程区块语句、if条件语句、case选择语句、for循环语句和元件实例化语句等的综合使用。 　　2．实验内容　　进行加法器、乘法器与除法器等算术运算电路的设计与调试：① 设计并调试好一个由两个4位二进制并行加法器级联而成的8位二进制并行加法器；② 设计并调试一个8位的移位乘法器/定点乘法器/布斯乘法器；③ 设计并调试一个8位的移位除法器/重存除法器/非重存除法器。并用GW48-CK或其他EDA实验开发系统(事先应选定拟采用的实验芯片的型号)进行硬件验证。 　　3．实验要求　　(1) 画出系统的原理框图，说明系统中各主要组成部分的功能。　　(2) 编写各个Verilog HDL源程序。　　(3) 根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。　　(4) 根据选用的EDA实验开发装置编好用于硬件验证的管脚锁定表格或文件。　　(5) 记录系统仿真、逻辑综合及硬件验证结果。　　(6) 记录实验过程中出现的问题及解决办法。 　　4．参考资料　　第4.3节、第4.4节、第4.5节、第5.1节、第5.2节和第6.1～6.3节。 　　1．实验目的　　(1) 熟悉Quartus Ⅱ/ISE Design Suite/ispLEVER软件的基本使用方法。　　(2) 熟悉GW48-CK或其他EDA实验开发系统的基本使用方法。　　(3) 学习和掌握Verilog HDL过程区块语句、case选择语句、if条件语句和元件实例化语句等的综合使用。　　(4) 学习LPM兆功能只读存储块ROM的使用及存储器模块的初始化方法。　　(5) 学习使用Quartus Ⅱ 8.0中的SignalTap Ⅱ嵌入式逻辑分析仪的使用。 　　2．实验内容　　设计一个可调信号发生器，可产生正弦波、方波、三角波和锯齿波四种信号，能够实现信号的转换，并具有频率可调的功能。　　用GW48-CK或其他EDA实验开发系统(事先应选定拟采用的实验芯片的型号)进行硬件验证。 　　3．实验要求　　(1) 画出系统的原理框图，说明系统中各主要组成部分的功能。　　(2) 编写各个Verilog HDL源程序。　　(3) 根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。　　(4) 根据选用的EDA实验开发装置编好用于硬件验证的管脚锁定表格或文件。　　(5) 记录系统仿真、逻辑综合及硬件验证结果。　　(6) 记录实验过程中出现的问题及解决办法。 　　4. 参考资料　　第4.3节、第4.4节、第4.5节、第5.1节、第5.2节和第6.4节。 　　1．实验目的　　(1) 熟悉Quartus Ⅱ/ISE Design Suite/ispLEVER软件的基本使用方法。　　(2) 熟悉GW48