模拟电路与数字电路 第2版 教学课件 作者 林捷 杨绪业 郭小娟 第11章 半导体存储器和可编程逻辑器件.pptVIP

第11章 半导体存储器和可编程逻辑器件 11.1半导体存储器 11.1.1只读存储器（ROM） 11.1.2ROM的扩展及应用 11.1.3几种常用的ROM 11.1.1只读存储器（ROM） 11.1.2ROM的扩展及应用 11.1.3几种常用的ROM 11.2可编程逻辑器件（PLD） 11.2.1PLD器件的连接方式及基本门电路的PLD表示法 11.2.2可编程阵列逻辑（PAL） 11.2.3可编程通用阵列逻辑器件（GAL）的基本结构 11.2.4在系统可编程逻辑器件（ISP-PLD） 11.2.1PLD器件的连接方式及基本门电路的PLD表示法 11.2.2可编程阵列逻辑（PAL） 11.2.3可编程通用阵列逻辑器件（GAL）的基本结构 11.2.4在系统可编程逻辑器件（ISP-PLD） 11.3可编程逻辑器件（PLD）的编程 11.3.1PLD的开发系统 11.3.2PLD编程的一般步骤 11.3.1PLD的开发系统 11.3.2PLD编程的一般步骤 11.4CPLD及FPGA简介 11.4.1CPLD及FPGA基本结构 11.4.2FPGA/CPLD设计流程 11.4CPLD及FPGA简介 随着微电子设计技术和工艺的发展，可编程逻辑器件从能够完成中等规模的数字逻辑功能PAL和GAL，发展到可完成超大规模的复杂组合逻辑与时序逻辑的复杂可编程逻辑器件（Complex Programmed Logical Device，CPLD）和现场可编程门阵列（Field Programmed Gate Array，FPGA）。高端的FPGA集成了中央处理器（CPU）或数字处理器内核（DSP），可实现可编程片上系统（System On Programmable Chip，SOPC）。 11.4.1CPLD及FPGA基本结构 CPLD是在PAL、GAL的基础上发展起来的，一般采用E2CMOS或FLASH工艺，其基本结构包括可编程I/O单元、基本逻辑单元、布线池及其他辅助功能模块，基本结构如图11-23所示。CPLD可完成较复杂、较高速度的逻辑设计。由于CPLD与FPGA的结构和功能有一定的相似之处，所以下面与FPGA一起介绍 FPGA是在CPLD基础上发展起来的，一般采用SRAM工艺，也有一些专用器件采用Flash或反熔丝（Anti-Fuse）工艺等。FPGA的集成度很高，器件密度可从数万逻辑门到数千万逻辑门不等，能完成极其复杂的时序、组合逻辑电路功能。FPGA的基本结构包括可编程I/O（Input/Output）单元、基本逻辑单元、嵌入式块RAM、布线资源、底层嵌入功能单元及专用硬核等，FPGA基本结构如图11-24所示。 1．可编程I/O单元 这部分是芯片与外界电路的接口，可完成不同电气标准（如LVTTL、LVCMOS、LVDS、LVPECL、PCI等）的I/O信号的驱动和匹配，支持的频率也越来越高，有的可达10Gbit/s。而CPLD支持的电气标准较少，频率也较低。 2．基本可编程逻辑单元 这部分是可编程逻辑器件的主体，通过不同的设计输入可改变器件的内部连接及配置，从而实现不同设计要求的逻辑功能。FPGA的可编程逻辑单元大多是由查找表（Look Up Table，LUT）和寄存器（Register）组成的。在CPLD中的基本逻辑单元称为宏单元，主要由与、或阵列及触发器构成。 3．嵌入式块RAM FPGA内部的块RAM（Block RAM）可以配置为单端口RAM、双端口RAM（Double Port RAM，DPRAM）、FIFO（First In First Out）等常用存储器。另外，除了块RAM，有些FPGA也可以将LUT配置成RAM、ROM、FIFO等存储结构，通常被称作分布式RAM（Distributed RAM）。 4．布线资源 FPGA通过布线资源连通内部所有单元，连线的长度和工艺决定信号在连线上的驱动能力和传输速度。FPGA的布线资源根据工艺、长度、宽度和分布位置的不同可分为以下几类。 ① 全局布线资源：完成器件内部的全局时钟和全局复位的布线。 ② 长线资源：完成器件Bank间的高速信号和第二全局时钟信号（或称为Low Skew）的布线。 ③ 短线资源：完成基本逻辑单元之间的逻辑互联。 另外，基本逻辑单元内部还包括了各种布线资源。布线资源的使用会影响到设计的实现结果（如可实现的时钟最大频率、资源占用率）。 CPLD的布线资源相对有限，通常采用集中的布线池结构，即通过一个开关矩阵，利用打节点完成不同宏单元的输入和输出之间的连接。由于CPLD布线池结构固定，所以CPLD的输入管