译码器及应用.docVIP

淮海工学院计算机工程学院 实验报告书 课程名：《现代数字电路基础》 题 目： 译码器及应用 班 级： 网络121 学 号： 2012122631 姓 名： 聂睿  一、目的与要求 1、掌握中规模集成译码器的逻辑功能和使用方法 2、掌握译码器的级联方法及测试方法。 二、实验内容或题目 （一）、实验仪器及材料 1. 台式计算机（笔记本计算机） 2. DSCH软件。 （二）、实验预习要求及思考题 1．预习要求： 1)复习有关译码器的原理。 2)根据实验任务，画出所需的实验线路及记录表格。 3）用DSCH软件对实验进行仿真并分析实验是否成功。 （三）、实验原理 1．译码：是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意。 译码器：实现译码功能的电路。 译码器特点：(1)多输入、多输出组合逻辑电路。 (2)输入是以n位二进制代码形式出现，输出是与之对应的电位信息。 译码器分类： 通用译码器：二进制、二─十进制译码器。 显示译码器：TTL共阴显示译码器、TTL共阳显示译码器、CMOS显示译码器。 本实验主要来学习二进制译码器：用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。 三、实验步骤与源程序 1．译码器功能测试74LS139双2线—4线译码器图41所示输入端接逻辑开关输出Y0~ Y3接。改变的状态，观察输出，写出Y0~ Y3的数值及其表达式。 表 图 4-2 表 4-2 3. 74LS138的应用: 用一片74LS138的3-8译码器及若干或门组成一位全加器的电路图,全加器的三个输入端为被加数X、加数Y、低位向高位的进位Ci-1,输出Si及本位进位输出为Ci。 1).写出真值表. 2).写出逻辑表达式. 3).画出电路图. 4).通过实验分析验证所设计的电路是否正确. 四、测试数据与实验结果（可以抓图粘贴） 1． A1 A2 Y0 Y1 Y2 Y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1 表4-1 =＿＿ =＿＿ =＿＿ =＿＿ 2． 输入 输出 D2 D1 D0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 3． (1)真值表 被加数X 加数Y 低位向高位的进位Ci-1 输出Si 本位进位Ci 0 0 0 0 0 1 1 0 0 1 0 1 0 1 1 1 1 0 0 1 0 1 0 1 1 1 0 0 1 1 1 1 (2)逻辑表达式 (3) 五、结果分析与实验体会 这次的题目比上次的复杂多了，画图各种头晕各种凌乱各种想死啊！中间画错了好多次，差点检查不出来啊！结果，最后还是找到同学讨论，研究，才做出来的。其实就是画图，东西什么的，还算好懂。 《 面向对象程序设计》实验报告 - 2 - 评语： 成绩： 指导教师： 批阅时间： 年 月 日