- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
6.1 任 务 任务(task)是通过调用来执行的,而且只有在调用时才执行。设计者将具有一定功能的Verilog HDL代码封装在任务中,然后在其他需要的地方进行调用。在定义任务时,设计者可以为其添加输入和输出端口,用于在任务调用时传递参数。另外,任务可以彼此调用,而且任务内还可以调用函数。任务可以包含带时序控制的语句,如#delays、@、wait等。当调用带时序控制的任务时,任务返回时的时间和调用时的时间可能不相同。 6.1.1 任务的定义 任务定义的语法格式如下: 【例6.1】 任务定义举例。 6.1.2 任务的调用 任务调用的语法格式如下: 任务名 (端口1,端口2,…,端口n); 例如: my_task(v,w,x,y,z); 任务调用变量(v,w,x,y,z)和任务定义时的I/O变量(a, b, c, d, e)的顺序是一一对应的。当任务启动时,由v、w和x传入的变量赋给了a、b和c,而当任务完成后的输出又通过c、d和e赋给了x、y和z。 【例6.2】 定义一个完成两个操作数按位与操作的任务,然后在后面的算术逻辑单元的描述中调用该任务完成与操作。 通过上面的例子,在使用任务时,应注意以下几点: (1) 任务的定义与调用须在一个module模块内; (2) 定义任务时,没有端口名列表,但需要紧接着进行输入、输出端口和数据类型的说明。 (3) 当任务被调用时,任务被激活。任务的调用与模块的调用相同,都是通过任务名调用来实现的。调用时,须列出端口名列表,端口名的排序和类型必须与任务定义中的相一致。 (4) 一个任务可以调用别的任务和函数,可以调用的任务和函数个数不限。 【例6.3】 任务参数传递示例。 6.2 函 数 函数和任务一样,也用来定义一个可重复调用的模块。不同的是,函数可以返回一个值,因此可以出现在等号右边的表达式中,而任务的返回值只能通过任务的输出端口来获得;对任务的调用是一个完整的语句,而函数的调用通常出现在赋值语句的右边,函数的返回值可以用于表达式的进一步计算。 函数的特点如下: (1) 函数定义不能包含任何时序控制语句。 (2) 函数必须含有输入,但不能有输出或双向信号。 (3) 函数中不使用非阻塞赋值语句。 (4) 一个函数只能返回一个值,该值的变量名与函数同名,数据类型默认为reg类型。 (5) 传递给函数参数的顺序与函数定义时输入参数声明的顺序相同。 (6) 函数定义必须包含在模块定义之内。 (7) 函数不能调用任务,但任务可以调用函数。 (8) 虽然函数只能返回一个值,但是它们的返回值可以直接赋给一个信号拼接,从而使它们等效多个输出。例如: {o1, o2, o3, o4}=f_or_and(a, b, c, d, e); (9) 自动函数有独立的本地变量,可以同时在多处调用或递归调用,其语法格式如下: function automatic 函数名; 6.2.1 函数的定义 函数的目的是返回一个值,以用于表达式的计算。函数的语法格式如下: 【例6.4】 逻辑运算示例。 6.2.2 函数的调用 与任务一样,函数也是在被调用时才执行,调用函数的语法格式如下: 函数名(表达式1表达式2…表达式N);其中,函数名为要调用的函数名;表达式1表达式2?…?表达式N是传递给函数的输入参数列表,其顺序必须与函数定义时所声明顺序相同。 例如,使用连续赋值语句调用函数get0时可以采用如下语句: assign out=is_legal? get0(in):1b0; 【例6.5】 用函数定义一个8-3编码器。 6.3 预?处?理?指?令 与C语言一样,Verilog HDL语言也提供了编译预处理的功能。“预处理指令”是Verilog HDL编译系统的一个组成部分。Verilog HDL编译系统通常先对一些特殊的命令进行“预处理”,然后将预处理的结果和源程序一起再进行通常的编译处理。 1.宏定义命令`define和`undef (1) `define指令是用一个指定的标识符(即名字)来代表一个字符串,它的一般形式为: `define 宏名(标识符) 字符串 例如: `define sum ina+inb+inc+ind 例如: (2) ?`undef指令用于取消前面定义的宏。例如: 2.条件编译命令`ifdef、`else、`endif 通常,Verilog HDL源程序中所有的行都会被编译器编译(注释除外),但有时设计者希望对其
您可能关注的文档
- vb课件 第7章 文件的使用.ppt
- vb课件 第8章 Visual Basic与Access 2003.ppt
- VB数据库项目设计模块化教程 教学课件 作者 刘玉山 刘宝山 第2章 学生成绩管理系统总体设计.ppt
- VB数据库项目设计模块化教程 教学课件 作者 刘玉山 刘宝山 第3章 登录对话框模块设计.ppt
- VB数据库项目设计模块化教程 教学课件 作者 刘玉山 刘宝山 第4章 管理员授权用户模块设计.ppt
- VB数据库项目设计模块化教程 教学课件 作者 刘玉山 刘宝山 第5章 教师基本情况添加模块设计.ppt
- VB数据库项目设计模块化教程 教学课件 作者 刘玉山 刘宝山 第6章 教师基本情况查询浏览模块设计.ppt
- VB数据库项目设计模块化教程 教学课件 作者 刘玉山 刘宝山 第7章 教师基本情况修改模块设计.ppt
- VB数据库项目设计模块化教程 教学课件 作者 刘玉山 刘宝山 第8章 教师基本情况删除模块设计.ppt
- VB数据库项目设计模块化教程 教学课件 作者 刘玉山 刘宝山 第9章 学生基本情况管理模块设计.ppt
- Verilog HDL数字系统设计——原理、实例及仿真 教学课件 作者 康磊 第1 7章 第7章.ppt
- Verilog HDL数字系统设计——原理、实例及仿真 教学课件 作者 康磊 第1 7章 封面及目录.ppt
- Verilog HDL数字系统设计——原理、实例及仿真 教学课件 作者 康磊 第8 13章 第8章.ppt
- Verilog HDL数字系统设计——原理、实例及仿真 教学课件 作者 康磊 第8 13章 第9章.ppt
- Verilog HDL数字系统设计——原理、实例及仿真 教学课件 作者 康磊 第8 13章 第10章.ppt
- Verilog HDL数字系统设计——原理、实例及仿真 教学课件 作者 康磊 第8 13章 第11章.ppt
- Verilog HDL数字系统设计——原理、实例及仿真 教学课件 作者 康磊 第8 13章 第12章.ppt
- Verilog HDL数字系统设计——原理、实例及仿真 教学课件 作者 康磊 第8 13章 第13章.ppt
- Verilog HDL与CPLD FPGA项目开发教程 教学课件 作者 聂章龙 01 开发入门课件 任务二.ppt
- Verilog HDL与CPLD FPGA项目开发教程 教学课件 作者 聂章龙 01 开发入门课件 任务三.ppt
文档评论(0)