VHDL硬件描述语言与数字逻辑电路设计 第三版 侯伯亨7 13 第8章.pptVIP

　　在前面几章中对VHDL语言的语句、语法及利用VHDL语言设计逻辑电路的基本方法作了详细介绍。为了使读者深入理解使用VHDL语言设计逻辑电路的具体步骤和方法，本章以常用的基本逻辑电路设计为例，再次对其进行详细介绍，以使读者初步掌握用VHDL语言描述基本逻辑电路的方法。 　　　　本节所要叙述的组合逻辑电路有简单门电路、选择器、译码器、三态门等。8.1.1 简单门电路　　简单门电路包括2输入“与非”门、集电极开路的2输入“与非”门、2输入“或非”门、反相器、集电极开路的反相器、3输入“与”门、3输入“与非”门、2输入“或”门和2输入“异或”门等，它们是构成所有逻辑电路的基本电路。 图8-1 2输入“与非”门电路 　　1．2输入“与非”门电路　　2输入“与非”门电路的逻辑表达式为　　y=??(a∧b)　　其逻辑电路图如图8-1所示。　　利用VHDL语言描述2输入“与非”门有多种形式，现举两个例子加以说明。 　　【例8-1】 用VHDL语言描述2输入“与非”门电路示例一。　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY nand2 IS　　PORT (a, b:?IN STD_LOGIC;　　y:?OUT STD_LOGIC);　　END ENTITY nand2;　　ARCHITECTURE nand2_1 OF nand2 IS　　BEGIN　　y=a NAND b;　　END ARCHITECTURE nand2_1; 　　【例8-2】 用VHDL语言描述2输入“与非”门电路示例二。　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY nand2 IS　　PORT (a, b:?IN STD_LOGIC;　　y:?OUT STD_LOGIC);　　END ENTITY nand2;　　ARCHITECTURE nand2_2 OF nand2 IS　　BEGIN　　t1:　　PROCESS (a, b)IS 　　VARIABLE comb:STD_LOGIC_VECTOR (1 DOWNTO 0);　　BEGIN　　comb:=a b;　　CASE comb IS　　WHEN 00=y=1;　　WHEN 01=y=1;　　WHEN 10=y=1;　　WHEN 11=y=0;　　WHEN OTHERS=y=X;　　END CASE;　　END PROCESS t1;　　END ARCHITECTURE nand2_2; 　　从上面两个例子可以看出，例8-1的描述更简洁，更接近于2输入“与非”门的行为描述，因此也更易于阅读；例8-2的描述是以2输入“与非”门的真值表为依据来编写的，罗列了2输入“与非”门的每种输入状态及其对应的输出结果。　　集电极开路的2输入“与非”门和一般的2输入“与非”门在VHDL语言的描述上没有什么差异，所不同的只是从不同元件库中提取相应的电路而已。例如：　　LIBRARY STD;　　USE STD.STD_LOGIC.ALL;　　USE STD.STD_ttl.ALL;　　ENTITY nand2 IS 　　…　　END ENTITY nand2;　　又如：　　LIBRARY STD;　　USE STD.STD_LOGIC.ALL;　　USE STD.STD_ttloc.ALL;　　ENTITY nand2 IS　　…　　END nand2; 　　在第一个例子中要生成的是一般TTL的2输入“与非”门，而在第二个例子中要生成的是TTL集电极开路的2输入“与非”门。这里所叙述的情况对其它门电路同样适用。因此，对不同类型门电路的集电极开路输出门，本节将不再赘述。 图8-2 2输入“或非”门电路 　　2．2输入“或非”门电路　　2输入“或非”门电路的逻辑表达式为　　y=??(a∨b)　　其逻辑电路图如图8-2所示。　　现举两个用VHDL语言描述2输入“或非”门电路的例子。 　　【例8-3】 用VHDL语言描述2输入“或非”门电路示例一。　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY nor2 IS　　PORT (a, b:IN STD_LOGIC;　　y:OUT STD_LOGIC);　　END ENTITY nor2;　　ARCHITECTURE nor2_1 OF nor2 IS　　BEGIN　　y=a NOR b;　　END ARCHITECTURE nor2_1; 　　【例8