步进电机细分驱动控制系统设计.docVIP

步进电机细分驱动控制系统设计 姓名： 张凯 学号： 指导老师： 杨小平、杞宁 组员： 张凯 （组长） 张明 王涛 合肥工业大学电子科学与应用物理学院 电子科学与技术系 概述 步进电机在输入状态发生变化时会转过一定的角度，输入状态不变时不会转动，且在不细分输入情况下每次转过较大的角度，再细分情况下每次转过较小的角度。 本设计是利用 FPGA 实现四相步进电机细分驱动控制，并且系统既能实现步进电机的细分驱动又能实现不细分驱动，还能实现步进电机的正、反转控制。 设计方案与实现 下图是通过Quartus Ⅱ综合产生的RTL级电路图。整个电路共分为6大模块：32进制可加可减计数器（cnt32）、16进制（自加）计数器(cnt16)、4位输出选择器（dec2）、4个4位比较器（new_comp：moto5、moto6、moto7、moto8）、查找表（rom32）、4位输入4位输出2选1多路选择器（mux2to1）。其中，u_d控制正反转，s选择细分和不细分，en控制停和转，y[3:0]接步进电机的4相输入，clk0和clk5为时钟，且clk5clk0（本课设选clk0=4Hz,clk5=32768Hz）。 设步进电机的4相输入分别为A、B、C、D。 细分： cnt32计数输出5位数据送rom32，rom32输出16位数据分别送new_comp：moto5、moto6、moto7、moto8的a[3:0]端口与cnt16计数送来的4位数据b[3:0]比较。如果a=b，则agb=1’b1；反之agb=1’b0。由于clk5clk0,从而agb能输出一段占空比稳定的信号（只持续1个或多个clk0周期），即产生1/4、2/4、3/4信号。再如果s为高电平，则就能实现步进电机的细分输入。 不细分： 如果s为低电平，则mux2to1选通由dec2送来的非细分信号dataa[3:0]，从而实现步进电机的非细分输入。 具体模块源程序 1.32进制可加可减计数器（cnt32） module cnt32(clk,en,u_d,cq); input clk,en,u_d; output [4:0] cq; reg [4:0] cq; always @(posedge clk or posedge en) begin if(en) cq=cq; else if(u_d) cq=cq+1b1; else cq=cq-1b1; end endmodule 2.16进制（自加）计数器(cnt16) module cnt16(clk,cq); input clk; output cq; reg [3:0] cq; always @(posedge clk) cq=cq+1b1; Endmodule 3.4位输出选择器（dec2） module dec2(clk,a,d); input clk; input [1:0] a; output [3:0] d; reg [3:0] d; always @(posedge clk) case (a[1:0]) 2b00:d=4b1001; 2b01:d=4b1100; 2b10:d=4b0110; 2b11:d=4b0011; default:d=4bxxxx; endcase endmodule 4.4位比较器（new_comp：moto5、moto6、moto7、moto8） module new_comp(a,b,agb); input [3:0] a,b; output agb; reg agb; always @(a or b) if(a=b) agb=1b1; else agb=1b0; Endmodule 5.查找表（rom32） 通过MIF文件调用LPM库中的ROM产生 MIF文件（文件名为PWM_1.MIF）为： WIDTH = 16; DEPTH = 32; ADDRESS_RADIX = HEX; DATA_RADIX = HEX; CONTENT BEGIN 0 : f000; 1 : f600; 2 : f900; 3 : fc00; 4