序列发生器.docVIP

课程设计任务书 学生姓名： ** 专业班级：电子科学与技术0902班 指导教师： *** 工作单位： 信息工程学院 题 目: 序列信号发生器 要求完成的主要任务: 设计一个有限状态机，用以产生输出序列“1110101101”由左开始。 （1）画出状态转换图 （2）使用VHDL语言编程 （3）使用EPM7128SLC84-15芯片 时间安排： 1、 2011 年 7 月 3日集中，作课设具体实施计划与课程设计报告格式的要求说明。 2、 2011 年 7 月 3日，查阅相关资料，学习电路的工作原理。 2、 2011 年 7 月 4 日 至 2011 年 7 月 5 日，方案选择和电路设计。 2、 2011 年 7 月 6 日 至 2011 年 7 月 7 日，电路调试和设计说明书撰写。 3、 2011 年 7 月 8日上交课程设计成果及报告，同时进行答辩。 指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日目录 摘要 II Abstract III 绪论 1 1．EDA的简述 2 1.1EDA技术的概念 2 1.2VHDL语言 2 1.3 Quartus II的概述 2 2.设计指标要求 3 3.序列发生器的设计 3 3.1状态转化图 3 3.2设计方案论证 3 3.2.1方案一 3 3.2.2方案二 5 3.2.3方案三 5 3.3仿真图 7 3.4实物演示结果 8 4.心得体会 9 5 致谢 10 6.参考文献 11 附录1： 12 附录2： 13 附录3： 14 摘要 序列信号是把一组0、1数码按一定规则顺序排列的串行信号，可以做同步信号、地址码、数据等，也可以做控制信号 而序列发生器就是产生一系列特定的信号的仪器Ⅱ ,用VHDL语言编程实现序列发生器的方法和过程。通过仿真和实验实现了序列发生器产生特定的序列。 关键词：序列发生器，FPGA,QuartusⅡ,VHDL  Abstract Signal sequence is a group of 0,1 digital serial signal arranged according to certain rules of order and can do the sync signal, the address code, data, control signals can also be done while the sequencer is to produce a series of specific signaling instruments. This paper describes the methods and processes based FPGA development environment, the Quartus II sequencer, using the VHDL language. Through simulation and experimental realization of a sequence generator to generate a specific sequence. Key words: Sequencer, FPGA,QuartusⅡ,VHDL绪论 随着电子工程和计算机科学(EECS)的迅猛发展，数字电路系统的发展也十分迅速。电子器件在最近几十年经历了从小规模集成电路到中、大规模集成电路的发展历程。从简单的可编程器件到高密度可编程器件。设计方法也在从根本上转变。由原来的手工设计发展到现在的电子设计自动化EDA(Electronic Design Automation)技术。EDA技术就是依赖功能强大的计算机。在EDA工具软件平台上．以硬件描述语言VHDL(Very High Speed nte-grated Circuit Hardware Description Language)为系统逻辑捕述手段。自顶而下地逐层完成相应的描述、综合、优化、仿真与验证，直至生成器件。Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供