数字电子技术基础 教学课件 毛炼成 谈进 ch4.pptVIP

第 4 章　组合逻辑电路 4.1 组和逻辑电路分析 自20世纪80年代中期开始，以设计专用集成电路（ASIC）为核心的电子设计自动化（EDA）技术迅速发展。 ASIC是为某个数字系统专用的大规模或超大规模集成电路。用ASIC代替传统的中、小规模集成电路（一片ASIC所代替的数量可以高达数万，甚至数十万），可以降低系统的体积、重量、功耗与成本，更重要的是可以大大提高电路的可靠性，因为一个系统所用的元器件越多，其连接点就越多，发生故障的可能性就越大（连接点就是一种故障源）；同时所用的元器件越多，元器件的平均失效时间，也就是平均寿命就越短。 生产ASIC的方法有全定制、半定制、门陈列、可编程逻辑元器件等。 ① 全定制是指为某数字系统专门设计生产的ASIC，因为是专门设计，其性能会尽可能地好，物理成本（指实际耗用的物理资源）也会做到尽量低。但半导体元器件生产过程长，设计制作掩模的费用是极其昂贵。 ② 半定制又称标准单元法。它是将一些成熟的模块的版图设计存储于标准单元库中，设计时调出所需要的模块，加以组合而成。这种方法比全定制所需的时间短，设计费用小。但这种方法因掩模的数目并未减少，所以还用于生产批量较大和设计较为成熟的场合。 ③ 门阵列。门电路是数字电路最基本的元器件，如将若干门电路（通常为与非门或者非门）排成阵列，加以恰当的连接，就可以构成任何数字系统。生产ASIC时只要设计连线的掩模