《模拟电路基捶 20091020 第十三次课.pptVIP

PN结：半导体器件的基本结构 工作原理 放大电路的构成 放大电路的分析和设计方法 1. VGS VTN时，由于未形成导电沟道，所以不管VGS的大小如何，iD=0。 四. 电流-电压关系 电阻区： 放大区： Kn为N沟道器件的传导参数, W－沟道宽度，L－沟道长度 Cox是氧化物单位面积的电容， tox是氧化物的厚度,?ox是氧化物的介电常数， 对硅而言， ?n是反型层中电子的迁移率。 例4.1 已知 VTN＝0.75V，W＝4?m，L= 4?m，tox=450?， ?ox=3.5×10-13F/cm ，?n=650cm2/(V.s) 。 VGS=2VTN，场效应管处于放大状态。试计算电流iD。 思路→先判断MOSFET的工作状态， 当VGS=2VTN时， 题型：计算N沟道增强型MOSFET的电流 然后直接利用各工作区的电流公式计算。 * * Chap4 MOSFET及其放大电路 （8学时，第十三次课） ylzhang@ee.uestc.edu.cn 一、FET原理及特性曲线 了解FET的分类、电路符号；了解N沟道增强MOSFET的工作原理及N沟道JFET；放大区的沟道状态及vGS和vDS对iD的影响。 以N沟道增强型MOSFET为重点，理解FET的结构特性曲线和输出特性曲线，掌握放大区的平方律公式。 教学基本要求 二、FET偏置电路（自给偏压和混合偏置） 掌握工作点的估算方法，了解P沟道FET与N沟道FET偏置极性的差别。 三、FET的小信号模型 理解gm的含义及计算式，理解rds含义、完整小信号模型；掌握低频小信号模型。 教学基本要求 四、FET的CS和CD组态放大器 熟练掌握放大器电路的指标计算及特点。 1. 半导体PN结及二极管2. BJT及其放大电路 BJT中参与导电载流子：电子和空穴 简单回顾 金属-半导体接触 1. 肖特基型接触：肖特基二极管； MESFET（金属-半导体场效应晶体管） HEMT（高电子迁移率晶体管） 2. 欧姆型接触：引出电极 存在于几乎所有种类的晶体管之中 二极管、BJT管、MOS管 半导体器件的三类接触结 金属-氧化物-半导体： NMOS、 PMOS、CMOS MOSFET及其放大电路 概述 金属-氧化物-半导体FET (MOSFET→Metal-Oxide-Semiconductor FET） 结型FET（JFET→Junction FET） 场效应管（FET→Field Effect Transistor），分为两类： FET分类 N沟道 P沟道 增强型 耗尽型 N沟道 P沟道 N沟道 P沟道 （耗尽型） FET 场效应管 JFET 结型 MOSFET 绝缘栅型 IGFET (a) 输入电阻高：JFET→106 ~109 W；IGFET→1012 ~1015 W； (b) 起导电作用的是多数载流子， →FET又称为单极型晶体管； (c) 体积小、重量轻、耗电省、寿命长； (d) 噪声低、热稳定性好、抗辐射能力强； (e) 制造工艺简单。 FET的主要特点 一. 结构 4.1 N沟道增强型MOSFET P N+ S G D N+ 以P型半导体作衬底 形成两个PN结 SiO2保护层 引出两个电极 引出两个电极 引出栅极 Al 从衬底引出电极 两边扩散两个高浓度的N区 管子组成→ a. 金属（Metal） b. 氧化物(Oxide) c.半导体(Semiconductor) 故称为MOS管 二. 工作原理 P N+ S G D N+ – + + – 以N沟道增强型MOS管为例 正常放大时外加偏置电压的要求 1. vGS=0 , vDS≠0 P N+ S G N+ iD=0 D – + + – 栅源电压VGS对iD的控制作用 当VGS=0V时，漏源之间相当两个背靠背的二极管，在D、S之间加上电压不会在D、S间形成电流。 P N+ S G N+ iD=0 D – + + – 2. vGS 0 ,vDS =0 产生垂直向下的电场 栅源电压VGS对iD的控制作用 P N+ S G N+ iD=0 D – + + – 电场排斥空穴 吸引电子 形成 耗尽层 栅源电压VGS对iD的控制作用 当0＜VGS＜VTN时，SiO2中产生一垂直于表面的电场，P型表面上感应出现许多电子，但电子数量有限，不能形成沟道。 P N+ S G N+ iD=0 D – + + – 当vGS =VTN时 出现反型层，形成导电沟道 N沟道 VTN↓门限电压 N沟道增强型MOS管，简称