硬件描述语言授课教案2009.docVIP

第一次课 Verilog系统设计概述 教学内容： 1.Verilog概述：HDL 、特点、历史、VHDL。 2.结构化的设计方法：设计层次及自顶向下设计方法。 3.Verilog建模。 具体讲解内容见电子教案。 重点：　Verilog HDL概念、设计方法 时间分配：1项为0.4课时；2，3项为1.6课时。 教学要求：1.掌握verilog的特点、功能。 2.掌握自顶向下的结构化设计方法。 3.掌握Verilog建模特点。 第二次课 Verilog语法 教学内容： 1.Verilog模块module：端口、特点、实例化方法； 2.Verilog语法要素：标识符、关键词、常量、操作符 3.Verilog数据类型：四值逻辑系统、线网(net)、寄存器(register)。 具体讲解内容见电子教案。 重点：　Verilog模块特点、数据类型。 时间分配：1项为0.5课时；2，3项为1.5课时。 教学要求：1.掌握Verilog模块特点、端口、实例化。 2.掌握Verilog标识符、关键词、操作符。 3.掌握Verilog线网(net)、寄存器(Reg)变量类型特点。 4.理解Verilog的四值逻辑系统。 第三次课 Verilog门级建模 教学内容： 1.Verilog门级原语：and or xor not nand nor buf。 2. Verilog门级设计实例。 3.门的延迟表示。 具体讲解内容见电子教案。 重点：　门级原语 门级建模方法。 时间分配：1、2项为1.5课时；3项为0.5课时。 教学要求：1.掌握Verilog的两类门级原语。 2.掌握门的延迟表示。 第四次课 Verilog数据流建模 教学内容： 1.Verilog连续赋值语句：assign； 2.Verilog的表达式操作符：{} {{}} ！~ | ^ * / % - = = = = != != = ~^ | || ？: 3.数据流设计实例 具体讲解内容见电子教案。 重点：　Verilog的操作符、优先。 时间分配：1项为0.5课时；2、3项为1.5课时。 教学要求：1.掌握理解assign语句特点。 2.掌握Verilog操作符的特点、优先级。 第五次课 Verilog行为建模 教学内容： 1.Verilog结构化的过程语句：initial always； 2.Verilog的过程赋值语句：阻塞、非阻塞。 3.Verilog的时序控制语句：延迟控制、事件控制、电平敏感控制。 具体讲解内容见电子教案。 重点：　阻塞及非阻塞赋值、事件时序控制。 时间分配：1项为0.3课时；2、3项为1.7课时。 教学要求：1.掌握块语句initial always特点。 2.掌握阻塞、非阻塞赋值语句的特点区别。 3.掌握延迟控制、电平敏感控制。 4.掌握事件控制语句。 第六次课 Verilog行为建模 教学内容： 1.Verilog的条件语句：if else； 2.Verilog的多路分支语句：case endcase。 3.Verilog循环语句：for repeat while forever。 4.Verilog行为建模设计实例。 具体讲解内容见电子教案。 重点：　Verilog的if case 语句特点含义。 时间分配：1、2项为1课时；3、4项为1课时。 教学要求：1.掌握if语句 case语句区别含义。 2.掌握循环语句：for repeat。 第七次课 Verilog的高级结构 教学内容： 1. Verilog的任务：task、语法特点； 2. Verilog的函数：function、语法特点； 3.Verilog电路级建模。 具体讲解内容见电子教案。 重点：　Verilog：task function。 时间分配：1、2项为1.5课时；3项为0.5课时。 教学要求：1.掌握Verilog任务和函数的特点区别。 2.掌握Verilog电路级建模。 第八次课 Verilog的可综合性 教学内容： 1. Verilog的逻辑综合：操作符综合。 2. Verilog的逻辑综合：if case for 语句综合、task function 综合 3. Verilog的逻辑综合：阻塞非阻塞综合、复位。 4. Verilog