- 1、本文档共14页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
eda课设报告.doc
专业课程设计报告
题目:EDA课程设计
系 别 信息工程系
专业班级 自动092
学生姓名 王浩然
指导教师 彭喜英
提交日期 2012年3月 2日 一、设计目的 3
二、设计要求和设计指标 3
三、设计内容 3
3.1.…3线8线译码器 3
3.1.1 … 3线8线译码器源程序 4
3.1.2 …原理图 5
3.2.2 …仿真结果 6
3.2 四位加法器的设计 7
3.2.1 … 半加器的原理图 7
3.2.2 …半加器的仿真结果 8
3.3.1 … 全加器的原理图 10
3.3.2 …全加器的仿真结果 10
3.4.1 …四位加法器的原理图 11
3.4.2 …四位加法器的仿真结果 11
四、本设计改进和建议 13
五、总结 13
六、主要参考文献 14
一、设计目的
《EDA课程设计》(注:EDA即电子设计自动化,Electronics Design Automation)是继《模拟电子技术基础》、《数字电子技术基础》、《电子技术基础实验》课程后,电气类练课程,是电子技术基础的一个部、自控类和机械工程类等专业学生在电子技术实验技能方面综合性质的实验训分,其目的和任务是通过一周的时间,让学生掌握EDA的基本方法,熟悉一种EDA软件(MAXPLUS2),并能利用EDA软件设计一个电子技术综合问题,并在实验板上成功下载,为以后进行工程实际问题的研究打下设计基础。
1、通过上机实验掌握Verilog HDL文本输入语言和设计法,学习用Verilog HDL语言设计3线-8线译码器的方法。
2、掌握设计文本输入法的编辑、编译、仿真等操作方法
二、设计要求和设计指标
通过课程设计使学生能熟练掌握一种EDA软件(MAX+plusⅡ或Quartus7.2)的使用方法,能熟练进行设计输入、编译、管脚分配、下载等过程。
通过课程设计使学生能利用EDA软件(MAX+plusⅡ或Quartus7.2)进行至少一个电子技术综合问题的设计(内容可由老师指定或自由选择),设计输入可采用图形输入法或VHDL硬件描述语言输入法。
通过课程设计使学生初步具有分析、寻找和排除电子电路中常见故障的能力。
通过课程设计使学生能独立写出严谨的、有理论根据的、实事求是的、文理通顺的字迹端正的课程设计报告。
考查形式为:结合课程设计中的能力表现和设计报告,综合评分。
三、设计内容
以Altera公司的MAX+plus II为工具软件,采用Verilog HDL文本输入设计法设计3线-8线译码器,生成元件符号,并仿真验证和分析设计结果。
3、1 3线-8线译码器:
设ENA是低电平有效的使能控制输入端,C,B,A是数据输入端,Y7~Y0是输出端。3线-8线译码器的功能表如表1所示。
表1 3线-8线译码器功能表
ENA C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 x x x 1 1 1 1 1 1 1 1 3、1、1编辑3线-8线译码器的源程序
3线-8线译码器的Verilog HDL源代码如下:
module decoder (a,b,c,ena,y);
input a,b,c ,ena;
output[7:0] y;
reg[7:0] y;
always
begin
if(ena = = 1) y=
else
case({c,b,a})
b000: y=
b001: y=
b010: y=
b011: y=
b100: y=
b101: y=
b110: y=
b111: y=
default: y=
endcase
end
endmodule
3、1、2原理图
3、
您可能关注的文档
最近下载
- 数据结构—Python语言描述张光河习题答案解析.pdf
- 河师大焦争鸣张万琴版线性代数答案解析.pdf VIP
- 广东省湛江市2022年学年小升初数学最后模拟卷.doc VIP
- 广东省东莞市2023-2024学年高一下学期7月期末英语试题(解析版).docx VIP
- SY∕T 7036-2016 石油天然气站场管道及设备外防腐层技术规范.pdf VIP
- 湛江市2024届小升初模拟数学测试卷含解析.doc VIP
- 老年高血压特点及临床诊治流程专家共识(2024)解读PPT课件.pptx VIP
- 成本会计学第9版张敏.pdf VIP
- 公路养护日常小修保养施工组织设计 附公路隧道施工技术规范.doc VIP
- 国家开放大学电大《组织行为学》机考终结性2套题库及答案.doc VIP
文档评论(0)