附件1.三创项目总结报告（魏金成2014年）. - 西华大学.docVIP

附件1. 西华大学 “大学生创新创业训练计划” 项目总结报告 学校名称： 西华大学 项目名称： 基于PPC405EP芯片处理 国防信息系统（电气） 项目类型： √ 创新训练项目 □ 创业训练项目 □ 创业实践项目 负 责 人： 魏金成 指导教师： 李涛 曹林 余建华 古世甫 李永胜 徐学彬 项目总结报告（包括LabVIEW波形编辑软件构成虚拟示波器，任意波形发生器（智能函数发生器）和虚拟示波器二者采用异步串口进行通信。利用LabVIEW的强大功能，把波形的编辑，系统的设置放到计算机上完成，具有人机界面友好、系统升级方便、节约硬件成本等诸多优势。 二、确定技术路线：(1)利用锁相环产生高稳定的信号：利用PLL技术实现的高稳定高频正弦波信号发生器，与其它信号发生器相比，具有电路简单、可扩展、成本低等优点，尤其在频率稳定度和输出频率范围等方面比较有优势，具有很大的实用价值。输出正弦波形无失真、幅值稳定，频率稳定度可以达到10-6级，输出频率可扩展到几百兆赫兹。(2)利用专用信号产生芯片加微处理器进行信号合成：用于信号合成的专用集成电路芯片有AD9854，PPC405EP等。它们是由美国AD公司推出的高集成度频率合成芯片。以AD9854为例，它内部集成了正余弦波形表，12位双通道D/A转换器和超高速内置比较器，AD9854能完成频率调制、相位调制、幅度调制以及IQ正交调制等多种功能。由微处理器完成人机操作控制。优点是可做成便携仪器，体积小，波形精度与稳定度高。缺点是波形有限，对波形的修改、编辑不方便，而且升级不方便。故采用PPC405E。(3)采用虚拟仪器技术LabVIEW的函数发生器：利用计算机的强大功能，把传统仪器的设计、编辑都放到计算机上完成，并通过通讯接口向外传输数据，输出波形。优点是人机界面友好，波形的修改和编辑都很方便，并能在计算机上观察波形。 三、项目实施平台及参与学生：该项目依托西华大学电气信息学院创新实验室，魏金成全面负责项目的组织、实施及协调工作，在指导教师李涛、曹林、余建华、古世甫、李永胜、徐学彬的指导下，由学生自主设计、实验组建数据分析处理等工作，不断提高学生的自我学习能力、团结协作能力和组织实施能力。LabVIEW波形编辑软件构成虚拟示波器，任意波形发生器（信号源）和虚拟示波器，二者的通信接口采用了UART。 任意波形发生器（智能函数发生器）实现的功能有：对仪器各部分的初始化、接收上位机的波形数据、数据处理，人机交互等。主要的模块有：微处理器、波形存储器、地址发生器、频率合成器、地址选择器、译码电路、低通滤波器、偏置电路、驱动电路等。 虚拟示波器实现的功能有：图形化的人机界面，波形数据的编辑、波形的打开和保存、系统控制及通信波特率的控制等。整个系统具体实现方式： 1、在高新能芯片PPC405EP芯片、可编程逻辑器件FPGA上构建一个基于NiosⅡ的SOPC系统，完成系统控制、DDS信号发生和与PC机通讯等功能。系统的核心是SOPC片上系统，具体结构图如下图所示： (1)处理器模块 处理器模块通过在SOPC Builder中调用IP库组件实现，主要由NiosⅡCPU、UART接口、SDRAM控制器、FLASH控制器和PIO接口等组成。处理器模块对DDS模块的控制和对片上RAM模块的读写都通过PIO接口实现。 (2)DDS模块 DDS模块是整个系统工作的核心，信号的产生和调制均由该部分来完成。DDS模块包含相位累加器、幅度调制器、波形存储ROM和D/A控制器等几个部分。该模块通过VHDL语言直接编程，用于完成频率控制字的相位累加和截断输出，从而实现波形数据的输出和频率调制功能。 (3)PLL模块 自动地调整时钟延迟单元。保证到达内部触发器的时钟边沿与到达时钟输入端的时钟边沿严格同步，这一闭环系统有效地消除了时钟传输延迟。其次PLL可以有效的滤掉时钟中的毛刺，对外部时钟有很好的提纯作用。另外通常用于调整SDRAM控制器内核与SDRAM芯片之间的时钟相位差。PLL另外一个重要的作用是对外部时钟分频和倍频。PLL模块的作用是消除时钟输入焊盘和器件内部时钟输入引脚间的畸变。 2、PC端软件由LabVIEW编程实现，完成图形用户界面(GUI)、编辑产生波形数据、频率控制和与片上系统通讯等功能。D/A转换完成将片上系统数字输出转换为模拟输出。滤波电路主要实现运放、滤波和幅度控制的功能；外接键盘实现对系统参数的设置和控制，LCD液晶模块用来指示系统运行状态。 3、外部设备的构建：外部设备包括外部扩展存储器，按键，RS232接口，LCD，外部时钟和D/A转换器件等。外部存储器包括4M的串行配置芯片EPCS4，用来存储硬件配置文件。4Mbytes的FLAS