3原理图设计输入方式.pptVIP

program / download Compile again after assigning pins 1 Assign pins Assignments | Assignment Editor 清除 全屏 刷新 自定义列 彩色显示I/O组 删除 显示可分配引脚 分类栏 信号过滤栏 信息栏 编辑栏 显示已知引脚 当引脚锁定后，必须重新编译一次，才能将引脚锁定信息编译进编程下载文件中。 2 配置文件下载（Tools | Programmer） （1）设置编程器 （2）打开配置文件 （3）启动编程 （4）硬件测试 3.4 基于LPM宏单元库的设计 任务 设计模24加法计数器 思路 配置lpm_counter宏模块 3.4.1 LPM宏单元库 Library of Parameterized Modules LPM宏单元库 或门 lpm_or 异或门 lpm_xor 多路选择器 mux 总线选择器 busmux 多路选择器 lpm_mux 反相器 lpm_inv 解码器 lpm_decode 常数产生器 lpm_constant 组合逻辑移位器 lpm_clshift 三态缓冲器 lpm_bustri 与门 lpm_and 门单元 gates LPM宏单元库 乘法器 lpm_mult IO单元 数字锁相环 pll 除法器 lpm_divide 计数器 lpm_counter 比较器 lpm_compare 加/减运算器 lpm_add_sub 绝对值运算器 lpm_abs 算术运算单元 arithmetic LPM宏单元库 双口RAM csdpram 先入先出队列 csfifo 移位寄存器 lpm_shiftreg ROM lpm_rom 输入/输出复用RAM lpm_ram_io 输入/输出分开RAM lpm_ram_dq 锁存器 lpm_latch D触发器 lpm_ff 存储单元 storage Lpm_mult模块 设置Lpm_mult模块 3.4.2 LPM设计举例 （1）输入lpm_counter宏模块 （2）设置lpm_counter宏模块 使用端口 异步清零aclr、时钟输入clock 数据输出q、进位输出cout 设定参数 LPM_MODULUS = 24 LPM_WIDTH = 5 LPM_DIRECTION = “UP” 设置Lpm_counter端口 设置Lpm_counter参数 模24加法计数器 （3）编译和仿真 （5）结束设置 3.2.2 半加器编译 1 编译前设置（Assignments | Settings） （1）选择FPGA目标芯片 Device （2）选择配置器件和编程方式 Device Pin Options | Configuration （3）选择目标器件闲置引脚的状态 Device Pin Options | Unused Pin （1）全程编译 （Processing | Start Compilation） 包括分析与综合、适配、装配文件、定时分析、网表文件提取等过程。 2 编译 （2）单独编译（Tools | Compiler Tool） Tools | Compiler Tool （3）RTL级原理图（Tools | RTL Viewer） （4）门级原理图（Tools | Technology map Viewer） 3.2.3 半加器仿真 1 打开波形编辑器（File | New） 选择Other Files中的Vector Waveform File 2 输入信号节点 View | Utility Windows | Node Finder Filter: Pins all List 3 编辑输入信号波形 （1）设置仿真时间区域（Edit | End Time） （2）设置栅格时间（Edit | Grid Size） 选择波形 翻转局部波形 全屏视图 查找节点 未初始化 强制低电平 高阻抗 无关 计数值 任意值 对齐网格 弱低电平 添加注释 缩放视图 替换节点 强制未知 强制高电平 弱未知 翻转波形 时钟信号 随机值 排序 弱高电平 （3）编辑波形工具 （4）设置时钟信号 （5）信号节点排序 输入信号波形图 （6）信号数据格式设置 4 仿真器参数设置 Assignment | Settings Fitter Settings | Simulator 1）仿真模式 Simulation mode：Timing