SiGe沟道P-MOSFET器件地研究.pdfVIP

李开成刘道广张静文尧易强 信息产业部电了_}‘四所模拟集成电路国家重点实验室 重庆南坪花园路14号(邮编：400060) 摘要 在本研究j：作中，}fJ)t PMOS}?ET是完全可能的。 什j‘艺采取遴一步的改进措施，制作性能更立J的SiSe 1．引言 随着SiGe材料研究的成熟，SJGe材料获得了愈米愈多的J{j途。它不仅』“泛虑t}}!f于Sige HBT器什，也应_}}j_r 器件的沟道载流子迁移率远低丁体迁移率，这对丁电流驱动能力的提高显然是不利的。因 为空穴迁移率本身就远小】：i乜子，所以这个问题在P-btOSFET中就显得十分突出。为此，1991 料与sl能带的不连续性而引起的苗子阱效应，有效地提高了器件的沟道空穴迁移率，从 而获得了较高的电流驱动能力和跨导[1．2，3]。1996年，M．Arafa等人嘲超高真空化学 汽相淀积法制造山，栅K分别为0．7um和t．Oum的SiGePMos场效应晶体管，跨导为 105ms／mm(300K)[4]。同年，KaushikBhaumik等人川分子求外延(MBE)法制造出栅长 SiGe 为0．2um PMOSFET，；|I|0试纬果表明，该器件的饱年¨跨导g～。比相同结构和相同几何 尺《的Si器件高20％--50％[5]。 帚l si层(如图l所币)，然_f亓再进行P}aOSI?艺的步骤。jb体的j：艺制作过稗将在F文给 予说明。实验样品的测越结果表明，SigePMOSFET器仆jt有较高的跨导。 2．材料与器件工艺 公司sIvA一32RD分f束外延设备。其极限真空度达4．0×10“Torr。外延时硅的生长 速率为2A／s，锗的生长速率为0．5A／s。 土要的I：艺过程包括： (1)分，束外延f艺前的清洗，太除各种杂质羊¨沾污。 (2)利心分子求外延(MBE)蹬备生K连续n删Sige外延层和13J裂Si层。如图2(a) 所示。n删SiGe层厚度70nm，Ge的组分为15％：n型Si层厚度20nm。 (3)栅氧化：为了保护Si，Ge。／Si结构不被破坏，栅氧化采刚低漏水汽氧化(图2(b) 所示)。 (4)生长多晶石圭：生K=550hm。 (5)多晶裤掺杂：磷注入。(图2(c)所示)。 (6)光刻多品石+和套刻源、漏：多品{i{_最小条宽：3，5岬。 (7)源、渊区注入。(矧2(d)所示) (8)低温淀积SiO，，淀积厚度：550nm。(幽2(e)所示) 604— (9)快速退火：1050℃，20秒。 (10)增密；850℃，25min。 (11)光刻源、漏接触孔。 (12)蒸发A1：1．2±0，2／．tm (13)光刻、介质、合金。(幽2(f)所示) 3．结果与讨论 应当说明的是，T：艺实验中，首先进行的是si。Ge，。／Si结构的低温氧化实验，控制栅 在栅氧化实验的基础上，进行1．艺实验流片。幽3为SiGe—PMOSFET的输出曲线图(第一 组样品)。第二组样品的特性不太好，未标出；这可能是由丁．掺杂浓度过低或Ge的存在引 起的表面态高所致。第一组样品(幽3所示)是增强型MOSFET。主要直流参数如下： 阈值电压V，=一1．3V， 跨导G．=12ms／nun， 漏源击穿电压v。=20V。 以上结果说明，虽然器件性能有待进一步提高，但州MBE生长的SiGe材料质量基本满 足要求，且器件1：艺设计是合理可行的。 存在的主要问题和改进意见： 结构的生长和其在f+艺制作中的结构变化、控制，需要进一步的实验分析和研究。 (2)栅氧化：在Sifie，一，／Si一螂FETI。艺中，栅氧化I．艺是对si，Ge。／Si结构影响较 人的l，艺之一。生长高质最的栅氧化层需要较高的温度，而高的温度将会对si，Gel。／Si 结构带来不利影响。冈此，在si：Ge。．。／Si上生艮氧化层时，对Si，Ge。．。／Si的再分布和界 面态等方面需要进行进一步的研究。 (3)多品硅栅的掺杂：多品硅需要注入掺杂，其退火条件也将对Sifiel-l／Si结构产生 影响，囡此多晶硅的掺杂]：艺需要提高，或引入硅化物技术。 (4)源、漏医的金属化：从j．艺流稃图可以看出，源、漏区表面是si。Ge。，层。由图3 中的