数字电子电路(4.3.4,讨论).pptVIP

1、用译码器设计组合逻辑电路的方法； 4.3.4 加法器 一、定义 二、分类 三、加法器实例介绍 四、加法器应用 ⑵超前进位加法器 目的：提高运算速度。 措施：减小或消除由于进位信号逐级传递所耗费的时间。 具体实现办法：通过逻辑电路事先算出每一位全加器的进位输入信号，而无需再从低位开始向高位逐位传递进位信号了。 （详细分析见课本P194~P196页） 四、应用：用加法器实现逻辑函数 1、若能化成输入变量与常量相加，则可用加法器实现； 2、逻辑函数能化成输入变量与另一组输入变量相加，也可用加法器实现。 例2、设计一电路，输入为8421 BCD码，要求：当输入小于5时，输出为输入数加2；当输入大于等于5时，输出为输入数加4。用4位加法器及基本逻辑门实现。 3、实现减法可用加法器实现 第三章复习 3、二进制减法运算也可用加法器实现，注意进位端转换为借位端的方法。 1、若输出能化成输入变量与常量相加，则可用加法器实现； 第二次小测验试题 一、用8选1数据选择器74HC151(参见题4.19）实现逻辑函数： 《数字电子技术》多媒体课件 电子信息研究室 复习 2、数据选择器的概念及分类； 3、数据选择器的扩展； 4、用数据选择器设计组合逻辑电路的方法； 5、数据比较器的概念、类型、扩展。 一、定义：实现二进制数加法运算的器件称为加法器。 二、分类：半加器（一位半加器）