WCDMA下行同步信道硬件相关器的设计.pdfVIP

WCDMA下行同步信道硬件相关器的设计 牛凯吴伟陵田宝玉 (北京邮电大学信息工程系 北京：100876) 摘要本文根据差分原理，提出了一种m相差分相关器结构。由该结构实现了WCDMA 下行同步信道中主同步码的硬作相关器。测试证明，这种结构具有节省硬件资源、提高j二作 速度的优点。 关键诃宽带码分多址、主同步码、广义层次Golay码、现场可编程l’】阵列 ～、导 言 码，为了在移动端快速建立初始同步．3G规范[3】[4】提出三步同步的小R搜索算法。其中， 第一步要对。卜行同步信道中的主同步目g,(PrimarySynchronousCode，简称PSC)进行逐码片计算 相关值的搜索。为了缩短搜索时间，最佳方法是使用匹配滤波器进行相关接收．这就要求设 计一个256抽头的硬件相关器。 传统的相戈器结构有两种，如图1(a)、(b)所示。相关器所占用的硬什资源分为两类：一是 {，Jn、 每级的寄存器数目，二是每级的乘加单元(简称MAC)。这两种资i壕l均与抽头数成正比增长， 使得硬件相关器规模极其庞大。我们推广了【2]中的差分原理，分析PSC码的结构特点．提出 具有最少MAC数目的差分相关器结构，并用FPGA实现。 Co) 图1．传统相关器结构 全文结构为：第二节，由差分原理褥出m相差分相关器鲒构，从PSC码的游程分布角度 给予理论解释，并与传统结构进行比较；第三节，给出MAC单元的设计结构，整个相关器的 综台与仿真结果；第四节，总结差分相关器的性能． 二、113．相差分相关器 按照【3】中规定，PSC码采用广义层次Golay码，该码具有良好的非周期自相关特性，其 构造方法如下： 基金项目：田家自然科学基金重大项目资助谭毫(No 硒 11，1，一1，一1，1，一1，1，一1，1，一1，一1,1(1) _=。％，2，…，越16=《1,1…1 (2) C坩r=。u，Ⅱ，u，一u,--U，u，。．Ⅱ,--U，U，u，U，--II，u，-u，u，U 序列啊为码长16的广义层次序列，将u用另一码长为16的Gohy序列调制．得到码长 N=256的主同步码。 由图t可得传统相关器的输出为： R玎 = 口 X ( ) + ¨∑Ⅻ 其中．{q}盘1为系数序列．{耳}盈为接收守列。一般的．系数序列取值{±1}，而接收 序列为量化数值。若ai=0．州相应的MAC单元可省略。由此出发，[2]中提出相邻差分的 思想，大大减少了MAC单元。我们将其推广为任意间隔差分，称为m相差分： 一m 『jm … il～ 定义：序列强}三：”1为ln相差分序列，由上式可得如下对应关系：