第3章 存储器体系结构.ppt

第3章 存储器体系结构 内容提要： 第3章 存储器体系结构 3.1 概 述 3.2 高速缓冲存储器Cache 3.3 虚拟存储器 3.4 存储器保护措施 3.1 概 述 3.1.1 存储器的层次结构 3.1.2 基本概念与性能参数 3.1.3 多体并行存储器 3.1.4 磁盘阵列 3.1.1 存储器的层次结构 3.1.2 基本概念与性能参数 3.1.3 多体并行存储器 3.1.4 磁盘阵列 3.2 高速缓冲存储器Cache 3.2.1 Cache的基本概念 3.2.2 Cache的组成与工作原理 3.2.3 地址映象与变换 3.2.4 Cache置换策略与主存更新方法 3.2.5 Cache性能分析 3.2.1 Cache的基本概念 3.2.2 Cache的组成与工作原理 3.2.3 地址映象与变换 3.2.4 Cache置换策略与主存更新方法 3.2.5 Cache性能分析 3.3 虚拟存储器 3.3.1 虚拟存储器的基本概念 3.3.2 虚拟存储器的管理方式 3.3.3 虚拟地址快速变换法 3.3.4 置换策略 3.3.5 虚拟存储器管理举例 3.3.1 虚拟存储器的基本概念 3.3.2 虚拟存储器的管理方式 3.3.3 虚拟地址快速变换法 3.3.4 置换策略 3.3.5 虚拟存储器管理举例 3.4 存储器保护措施 1.分段管理 80486微处理器有6个16位段寄存器，用来实现存储器空间的分段管理。通过描述符提供段基址和相关属性，比如段的长度、访问方式、是否修改过以及特权级别等。 　针对不同的系统程序、用户程序和I/O处理程序有不同的描述符，不同类型的描述符集中在一起构成不同的描述符表，其中最主要的是全局描述符表和局部描述符表，如图3.36所示，通过段寄存器中选择符的TI标志选择。TI=0，选择全局描述符表；TI=1，选择局部描述符表。RPL表示特权，即0～3级。 图3.36 全局描述符表和局部描述符表 根据选择符可选择描述符表中的某一项，取出其中的段基址与虚拟逻辑地址中的段偏移量相加，即可生成线性地址，如图3.37所示。 如果分页变换被禁止，线性地址就是主存物理地址。如果分页没有被禁止，还需页变换后才能生成32位的物理地址。　 图3.37 段变换过程 图3.23 命中率与块大小的关系 ② 与块大小的关系如图3.23所示，块增大，命中率Hc提高；但是再增大，块的数量减少，大到一定程度，命中率Hc下降。因此，二者之间有一个平衡点。 ③ 与组数的关系。在组相联映像方式中，由于组间是直接映像，组内是全相联映像，若组数增加，直接映像的成分增加，致使主存中的数据块影射到Cache中的块数减小，命中率下降；相反，命中率提高。 3. 共享主存多处理机系统中Cache的一致性 对于共享主存的多处理机系统，绝大多数都有自己的高速缓存Cache，且与主存连接，构成二级存储器系统，如图3.24所示。 各处理机中的Cache称为局部Cache，都存在与共享主存保持一致性的问题。 　在图3.24中，若某一个处理机修改了自己的Cache和主存中的数据，则对其它处理机的Cache如何处理，怎样使之与主存储器保持一致呢？解决的方法有多种。 图3.24 共享多处理机系统Cache示意图 ① 建立目录表，用来记录在某一Cache中的数据块同时还保存在哪些处理机的Cache中。当某处理机修改自己局部Cache中的数据时，同时传送到其它处理机局部Cache的相应块中，这种处理方法称为“播写法”； 另一种方法是向存有该数据块副本的Cache发送一个信息，作废该数据块的副本，这种方法称为“作废法”。目录表可建立在主存中，称为中心目录表或者集中式目录表；也可以建立在各处理机中，称为分布式目录表。 ② 使主存中属于各处理机共享的某些数据信息不进入各处理机的Cache中。 ③ 采用共享Cache，使属于各处理机共享的数据进入共享Cache。但是这种结构要求Cache非常大，管理方法比较复杂；另有一些CPU内置Cache，不支持共享Cache的结构。 1.什么是虚拟存储器 随着信息处理技术的发展，微处理器都有大量的地址线，比如40位、64位、128位等，为构成硕大的主存空间提供支持。但是按全部地址线配置主存尚有一定的困难，因此常使用其中的一部分，另外大部分容量借助于外存来实现，所有空间按主存地址访问，这就是所谓虚拟存储器的思想。 图3.25 虚拟存储器空间 虚拟存储器如图3.25所示： 这一扩大了的空间称为逻辑（或虚拟）存储空间，其地址称为逻辑（或虚拟）地址。这就使存储系统具有相当大的存储空间和接近于主存的访问速度。 2.虚拟存储器的访