第七章(正).docVIP

第七章　系统硬件单元模块及其使用 　　本章重点介绍教学实验系统的各硬件功能模块，并根据各模块的特点和性能，为用户提供一些基本的DSP设计。 7.1、CPU接口板单元 7.1.1 CPU模式选择 CPU通常情况下可以根据用户需求工作在不同的模式下，主要使用过MP/#的电平来决定。当MP/#为高电平时，DSP工作在微处理器模式，当MP/#为低电平时。DSP工作在为计算机方式。在不同模式下存储器映射表有所不同。详细信息请查阅相应的数据手册。 7.1.2 电源转换模块 在CPU板上由于VC54X数字信号处理器内核采用3.3V和1.8V供电，因此需要将通用的5V转换成3.3V和1.8V。为中央处理器提供内部电源。转换电路如图所示： 7.1.3 电平转换 由于数字信号处理其内部采用3.3V和1.8V供电，而且其输入输出接口电平为3.3V，对于数字量输出而言完全可以和5V电平兼容。但对于数字量输入而言，由于其内部是3.3V，因此不能将中央处理器的输出口直接和外围扩展的5V器件相连，必须加入电平转换期间进行电平转换和信号隔离。典型的就是数据线，必须进行隔离，对于其他的涉及到的输入信号也要进行相应的转换。 7.1.4 复位电路以及时钟单元 复位电路主要包括上电复位和硬件手动复位，每次复位要求至少要有8到10个系统时钟。因此要求适当的配置复位电路RC网络。时钟电源主要利用数字信号处理器内部晶振源，并通过外部锁相环控制电路，选择适当倍频倍数，为CPU内部提供系统时钟。 7.1.5 外围扩展信号说明 CPU板可以作为嵌入式系统的处理器，它扩展了几乎所有的外围接口信号，方便用户扩展应用。并根据教学系统试验板的需要，可将接口信号直接扩展到信号扩展板上。各扩展引脚功能如下表： P1－编号 引脚定义 P2－编号 引脚定义 1 CLKOUT 1 GND 2 RS 2-18 D0-D15 3 IO1 19 BR 4 IO0 20 X 5 RX 21 X 6 TX 22 DS 7-23 A15(A0 23 IS 24 VCC 24 PS 25 GND 25 GND 26 GND 26 WE 27 RD 27 GND 7.2、外设扩展单元介绍及其应用 7.2.1 可编程逻辑器件CPLD 7.2.1.1 用可编程逻辑器件的优点及CPLD简介 用户在设计电路时，经常会用到一些逻辑器件，如74系列的通用逻辑电路，使用它们进行多路选择、编码、译码及时序配合等。可编程逻辑器件就是将这些逻辑集成到一个芯片当中，并且可以根据用户自己的需要来设计逻辑，分配逻辑管脚和布线。通常的可编程逻辑的结构分为三块：输入门阵列、输出门阵列和逻辑门阵列，其中逻辑门阵列是用户可编程的。 采用可编程逻辑实现数字系统设计有很多优点，最明显的是系统的器件使用数大大减少。例如：一个20脚的DIP封装，或者PLCC封装的16R8器件可以替代4个14脚的器件，而此设计才仅仅使用了该器件的部分资源。所以，一个PAL器件往往可以很容易地替代10个或更多的TTL器件。除了能节省器件数量以外，可编程器件也可以节约昂贵的PCB板面积、电源功耗、调试时间。并且，还能改善系统的性能和对设计实施加密。可编程逻辑器件的集成度提高也使系统功耗下降，使I/O口的需求减少。因为一个系统采用TTL来实现将需要多个TTL器件，每个器件均具有多个输入和输出端口，而由于可编程逻辑器件将逻辑单片集成，端口和控制门的总数大大减少，从而这部分的电流也大大下降，使电路的总功耗需求减少。并且，可编程逻辑器件的集成度提高将增加设计的可靠性，减少设计调试时间，降低设计成本。同时，由于可编程逻辑器件的集成度提高，减少了I/O时延和逻辑级数，从而提高系统设计性能。 可编程逻辑器件的最大优点就是设计的灵活性，这是分立元件所无法具备的特征。因为采用分立TTL元件构成PCB级设计，任何逻辑修改必须采用跳线或钻孔的方式。如果PCB板的生产量大，则必须重新设计，必然导致前期投资的大大提高，并使产品上市时间推迟而采用可编程逻辑器件进行同样的设计则不然，其PCB板依然可用，无须破坏板上的连线结构，只需要修改逻辑、修改可编程逻辑器件内部的连接关系即可。 可编程逻辑器件另一个优点就在于容许使用设计工具帮助进行自动设计，不象采用TTL器件那样，需要人工建立一系列等效布尔表达式进行逻辑设计，而是创建一个设计描述，借助于逻辑综合和优化软件，来实现适当设计。在可编程逻辑设计过程中实质性的工作仅仅是根据设计要求来生成设计描述，而设计过程的其他步骤均由软件自动进行。设计描述可以采用原理图或者一些语言规则来进行，诸如VHDL和Verilog，以及ABEL语言等，而经过软件综合、优化、实现后的输出则是能够对器件进行编程的熔丝图。 CPLD全称为Compl