数电实验05.docVIP

电子科技大学中山学院学生实验报告 院别：电子信息学院 课程名称：电子技术实验 班级：10电信A班 姓名：黄朝君 学号：2010010302071 实验名称: 触发器及其应用2012/5/27 成绩： 教师签名： 批改时间： 实验目的 掌握基本RS、JK、T和D触发器的逻辑功能。 掌握集成触发器的功能和使用方法。 熟悉触发器之间相互转换的方法。 实验原理 触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图14-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和保持三种功能。通常称为置“1”端，因为 =0时触发器被置“1”；为置“0”端，因为=0时触发器被置“0”。当==1时状态保持，当==0时为不定状态，应当避免这种状态。 基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。  图14-1 二与非门组成的基本RS触发器图14-2 JK触发器的引脚逻辑图 （a）逻辑图 (b) 逻辑符号 基本RS触发器的逻辑符号见图14-1(b)，二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图14-2所示；JK触发器的状态方程为： 图14-3 D触发器的引脚排列图其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q和为两个互补输入端。通常把Q=0、=1的状态定为触发器“0”状态；而把Q=1，=0定为“1”状态。 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 、D触发器 在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为： 其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态 Q 0 1 0 1 1 0 1 0 0 0 不定 不定 1 1 不变 不变 JK触发器的真值表 CP J J Q X 1 0 X X 1 0 X 0 1 X X 0 1 ↑ 1 1 0 0 Qn ↑ 1 1 0 1 0 1 ↑ 1 1 1 0 1 0 ↓ 1 1 1 1 Qn  D触发器真值表 CP D Q X 0 1 X 0 1 X 1 0 X 1 0 ↑ 1 1 0 0 1 ↑ 1 1 1 1 0