EmbeddedSystemCH5嵌入式系统硬件基础2.pptVIP

嵌入式系统Embedded System 重庆大学光电工程学院 嵌入式系统硬件基础Ⅱ ARM7TDMI 3级流水线的冯·诺伊曼架构 极低的功耗，适合便携产品和不间断电源产品 兼容32位ARM指令集和16位Thumb指令集，代码密度高 支持嵌入式ICE，便于实时调试 指令系统与后续产品兼容性好，便于升级 主频最高可达130MHz 对操作系统的支持广泛，包括Windows CE、Linux、Palm OS等 嵌入式系统硬件基础Ⅱ 适用范围 音频设备（MP3、WMA播放器） 接入级的网络设备 工业控制设备 典型芯片 ATMEL： AT91M40800/55800A Samsung： S3C44B0/4510B ST： STR710x 嵌入式系统硬件基础Ⅱ ARM9TDMI 5级流水线的哈佛结构 32位ARM指令集和16位Thumb指令集 支持32位的高速AMBA总线接口 全性能的MMU，支持多种主流嵌入式操作系统 支持数据Cache和指令Cache，具有更高的指令和数据处理能力 嵌入式系统硬件基础Ⅱ AMBA Advanced Microcontroller Bus Architecture 一种片上总线的标准，可将RISC处理器集成在其它IP芯核和外设中 ASB： Advanced System Bus APB： Advanced Peripheral Bus AHB：Advanced High-Performance Bus AXI： Advanced eXtensible Interface 嵌入式系统硬件基础Ⅱ 高速缓存（Cache） 作用 微处理器的时钟频率比内存速度提高快得多 高速缓存可以提高内存的平均性能 工作原理 高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝 嵌入式系统硬件基础Ⅱ 适用范围 智能电话 无线/有线网络设备 机顶盒 数码照相机/摄像机/媒体播放器等 典型芯片： ATMEL： AT91RM9200（ARM920T） Samsung： S3C2410（ARM920T） S3C2510（ARM940T） 嵌入式系统硬件基础Ⅱ 流水线（Pipeline）技术 为了提高处理器的运行效率，提高处理器指令流处理速度，流水线技术允许多个指令同时处理，这样比逐条执行指令更快 ARM7TDMI：3级流水线结构（ARM7EJ-S 5级） ARM9TDMI：5级流水线结构 嵌入式系统硬件基础Ⅱ 嵌入式系统硬件基础Ⅱ CPI（Cycles Per Instruction） 每条指令执行的平均周期数 程序的执行总时间 P = N × CPI × T N为执行程序所需的总指令数 T为一个指令周期时间长度 降低CPI是RISC技术的实质 嵌入式系统硬件基础Ⅱ CPI 现代CPU降低CPI的思路 流水线（Pipeline） 超标量架构（Superscalar） 并行思想 指令级并行：超长指令字（VLIW） 线程级并行：超线程（Hyper-Threading） 芯片级并行：双核、多核技术 现代CPU的CPI已经低于0.5 嵌入式系统硬件基础Ⅱ 超标量架构（Superscalar Architecture） 在超标量体系结构设计中，处理器或指令编译器能够判断指令是否能独立于其它顺序指令执行，还是必须依赖于另一指令，跟随其顺序执行 超标量体系结构设计又称“第二代RISC” 嵌入式系统硬件基础Ⅱ ARM7的3级流水线（3-Stage Pipeline）结构 取指（Fetch） 从存储器中取得要执行的指令（根据程序计数器），存入指令寄存器 解码（Decode） 对指令寄存器中的指令进行分析，确定要进行什么操作 执行（Execute） 执行指令规定的操作，并按照指令的要求保存操作结果 嵌入式系统硬件基础Ⅱ ARM7的3级流水线结构 6个时钟周期执行6条指令，指令周期数（CPI）为1 所有的操作都在寄存器中（单周期执行） 嵌入式系统硬件基础Ⅱ ARM7的3级流水线结构 LDR：数据加载指令，将存储器中数据传送到目的寄存器 执行LDR后，处理器从存储器中取数据。因为冯·诺依曼架构中指令和数据都存储在相同的存储器中，不能同时占用总线，因此阻碍了MOV和AND指令的执行 6个时钟周期执行4条指令，指令周期数（CPI）为1.5 嵌入式系统硬件基础Ⅱ ARM9的5级流水线结构 取指（Fetch） 解码（Decode） 执行（Execute） 存储器（Memory） 写回（Write） 嵌入式系统硬件基础Ⅱ ARM9的5级流水线结构 取指 解码 执行