南京理工eda2报告.docVIP

EDA设计（二） 自动化学院 电气工程及其自动化专业 学号： 姓名： 指导老师：蒋立平 2013-3-12  摘要 本文是基于QuartusII软件以及相应的实验平台完成的多功能数字计时器实 验，使我们清楚地了解到我们身边的数字表的功能是怎样实现的。 主要涉及分频器、模60与模24计数器、动态显示控制电路、整点报时电路，并且都以模块封装好，以便其他电路调用。 其中分频器分出的1HZ脉冲，计数器构成计时部件，动态显示电路显示，整点报时电路控制蜂鸣器。 关键字： 多功能数字时钟 整点报时 层次设计  Summary: This article is based QuartusII software and the corresponding experimental platform to complete the multi-function digital timer realExperience, so we clearly understand that our figures around the table function is achieved. Mainly related to the divider, mold 60 mold 24 counters, dynamic display of the control circuit, the whole point timekeeping circuit.Module package, the circuit is good, so that other circuit call. Counter constitute a timing component, the 1HZ pulse dividers separate the timing, call the dynamic display circuit, the whole point timekeeping circuit to control the buzzer. Dynamic principle of control in order to save resources. Key word: Multi-function digital clock、Synchronous、 A little bit whole tell the time ,The layer designs 目录 设计要求……………………………………5 方案论证……………………………………6 各子模块设计原理…………………………7 分频模块……………………………………7 计时模块……………………………………12 消颤模块……………………………………15 总计时模块…………………………………16 数据选择模块………………………………17 显示模块……………………………………18 蜂鸣模块……………………………………20 总电路………………………………………22 编程下载……………………………………23 实验总结及感想……………………………23 参考文献……………………………………24  一 设计要求 设计一个具有校时、校分、保持、清零和整点报时等基本功能数字计时器。 对数字钟采用层次化的方法进行设计，要求设计层次清晰、合理；构成整个设计的功能模块可采用原理图输入法实现，也可采用文本输入法实现。 数字钟的具体设计要求具有如下功能： 数字钟最大计时显示23小时59分59秒。 数字钟正常工作时可以对数字钟进行快速校时和校分，即拨动开关K1可对小时进行校正，拨动开关K2可对分进行校正。 数字钟在正常情况下，可以对期进行不断电复位，即拨动开关K3可以使时、分、秒显示归零。 保持功能是要求在数字钟正常工作情况下，拨动开关K4可以使数字钟保持原有显示，停止计时。 整点报时是要求数字钟在每小时整点到来前进行鸣叫，鸣叫频率是在59分53秒、55秒、57秒时为500Hz，59分59秒时为1kHz。 要求所有的开关具有去抖动功能。 提高设计部分：实现星期一到七的显示，并具有校准和清零功能。 仿真与验证 用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。 二 方案论证 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。 其原理框图如图所示： 三 各子模