第0讲《Verilog HDL语言》课程说明.pptVIP

下载本文档

5
0
约小于1千字
约 8页
2017-08-11 发布于北京
举报
版权申诉

第0讲《Verilog HDL语言》课程说明.ppt

1、本文档共8页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第0讲《Verilog HDL语言》课程说明.ppt

备注页《Verilog HDL语言》课程说明授课教师：邹兴平电邮地址：zou_xingping@163.com 课程基础适用专业微电子通信工程重点内容掌握Verilog HDL语言的设计方法流程；掌握Verilog HDL语言的基本语法；掌握Verilog HDL语言的行为、结构建模方法； Verilog HDL语言的行为的组合逻辑设计和时序逻辑电路设计及验证方法；基本功能单元的设计；完整的设计实例设计；能力培养基本掌握Verilog HDL语言的语法、能进行简单程序的设计以及仿真验证；通过课程案例和实验题目设计教学，提高在实际项目中使用Verilog HDL语言的能力和解决问题的能力。学时学分学时：32学时教学24学时实验8学时学分：2 分成绩测评实验成绩加结业考试成绩综合测评的方法进行考核；具体考核方式为：实验课程与平时考勤占总成绩的30%,考前公布成绩；笔试考试的占总成绩的70%；参考教材《Verilog数字系统设计教程》夏宇闻著北航出版社《精通Verilog HDL语言编程》刘波电子工业出版社《数字逻辑基础与Verilog 设计》 Stephen Brown 机械工业出版社 * * 《脉冲与数字电路》很多人关心，有些人想学知识。大四学生，严格要求。邵贝贝清华 v1.08以后需要许可证 (99年)