CMOS电路中抗Latch_up的保护环结构研究.pdfVIP

《现代电子技术》2006 年第 4 期总第 2 19 期 　 集 成 电 路 CMOS 电路中抗 Latch up 的保护环结构研究 唐 　晨 ,孙伟锋 ,陆生礼 (东南大学 国家 A SIC 系统工程技术研究中心 　江苏 南京 　2 10096) 摘 　要 :闩锁是 CMO S 集成电路中的一种寄生效应 ,这种 PN PN 结构一旦被触发 ,从电源到地会产生大电流 ,导致整个 芯片的失效 。针对芯片在实际测试中发现的闩锁问题 ,介绍了闩锁的测试方法 ,并且利用软件 Tsup rem4 和 Medici 模拟整个 ( ) 失效过程 ,在对 2 类保护环 多子环/ 少子环 作用的分析 , 以及各种保护结构的模拟基础之上 ,通过对比触发电压和电流 ,得 到一种最优的抗 L atch up 版图设计方法 ,通过进一步的流片 、测试 ,解决了芯片中的闩锁失效问题 ,验证了这种结构的有 效性 。 关键词 :寄生双极型晶体管 ;保护环 ; 闩锁 ;CMO S 集成电路 ( ) 中图分类号 : TN406 　　　　　文献标识码 :A 　　　　　文章编号 :1004 373X 2006 04 109 03 Research on Latch up Guard Ring Issues in CMOS Circuits TAN G Chen , SUN Weifeng ,L U Shengli (N ational A SIC Sy stem Engineering Re search Center , Sout heast U niver sity ,N anj ing ,2 10096 ,China) Ab stract :L atch up i s a p arasitic effect in CMO S circuit s. Once t he PN PN st ruct ure i s t riggered ,t here will be high current from VDD to GND ,which makes t he chip invalidation . To t he p roblem s during latch up t est ,t he t est met hod i s int roduced and t he failure p rocess i s simulat ed by Tsup rem4 and Medici . Wit h t he two guar d rings are analyzed and several st ruct ures are simulat ed ,an efficient way of layout design i s obt ained aft er t riggering volt age and current are comp ared . The validit y i s p roved by t he t est result s. Keywords :p ara sitical bipolar t ran si stor ; guar d ring ; latch up ;CMO S circuit s 表 1 　发生 Latch