可编程序逻辑阵列的伪穷举故障检测.pdfVIP

4—25 可编程序逻辑阵列的伪穷举故障检测 葫lJ万成 (太原理工大学教育技术中心0300240351—6010620) 摘要本文撮出了一种适合可缩程序逻辑阵列的伪穷举测试方法。在增加步量硬件电路的基础上． 通过巧妙的逻辑蜘分．使每一个逻辑子块可用穷举测试法进行故障检测。在保证故障被翻度达到 100％的同时，大大缩短了穗试所需的时闻。测试序列总长度仅为原始输入螭数和乘积线敷的乘积。 关■调可缩程序逻辑阵列交夏点故障伪穷举测试故障被测度 ， in Pseudo—ExhaustiveFaultDetection ProgrammableLogicArrays Kuai Waneheng shu 030024) Taiyttan (Tai3manLigongdBⅫf如∞yu』fzl∞ngxin testablePLA is this ABSTRACTA schame in pseudo-exhaustiveeasily proposedpaper．Ev- be of circuits csn detected smallamountshardware blockette adding ery by logic exhaustively also and timeisnot reduced 100％fault ingenious only largely，but logicpartition．Testing is oftest is tOthe ofthenumber achieved．Thenumber equal coverage only product patterns of of lines． linesandnxlrfiheT input product KEYWORDSPLA faultPseudo-exhaustiveFault Cross-point testing coverage 1引 言 可编程序逻辑阵列(简称PLA)由于具有结构规整，使用灵活等特点，目前在数字系统和VLSI 芯片设计中获碍广泛应用。同随机逻辑相比，不仅具有技术保密性，而且在很大程度上降